特許

J-GLOBAL ID：200903032548441417

乗算器の検査方式

発明者： ▲高▼間 宏樹 ,  石橋 陸▲泰▼
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鈴木 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平3-234039
公開番号（公開出願番号）：特開平5-053767
出願日： 1991年08月21日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 被乗数または乗数のレシジュが0であっても乗算器の誤動作を検出する。【構成】 被乗数のレシジュ判定回路20がレシジュ0を検出すると、選択回路26は、被乗数のレシジュとしてレジスタ24にセットされている値1を選択して、レシジュ乗算回路11に入力する。被乗数の補正回路22は、被乗数の最後のバイトに1バイトのデータ(16進で01)を付加して乗算器5に入力して、演算を行い、積の補正回路28は、加算器8の積出力から乗数の値を減算し、1バイトシフトして正しい積の値を出力する。

請求項（抜粋）：

被乗数と乗数を入力する乗算器の積のレシジュと、被乗数のレシジュと乗数のレシジュとの積のレシジュを比較することによって、乗算器の誤動作を検出する乗算器の検査方式において、被乗数または乗数のレシジュが0であることを検出する手段と、該検出手段の出力に応じて、該被乗数または乗数のレシジュの値を0以外の値に補正すると共に、該被乗数または乗数の入力値を補正する手段と、該補正された被乗数または乗数を入力する乗算器の乗算結果を補正する手段とを備えたことを特徴とする乗算器の検査方式。