特許
J-GLOBAL ID：200903032552240744
バスインターフェース回路
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-138269
公開番号（公開出願番号）：特開平5-334245
出願日： 1992年05月29日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】 本発明は情報処理システムでデータ転送に用いられるバスインターフェース回路に関するもので、消費電力を押えつつ高速なデータ転送を実現する。【構成】 101〜104は4ビット幅のデータバス。105〜108はデータバスをドライブするデータバスドライバ。109はデータバスの転送ビット幅を選択する転送幅選択信号。110はデータ転送の開始を示す転送開始信号。111はデータバス上に転送データが確定していることを示すデータ確定信号。112はデータバスドライバ105〜106の出力をイネーブルにするアンドゲート。113〜114は転送開始信号を一定時間遅らせて伝達する遅延回路。115は転送幅選択信号109により、遅延回路113または114の出力を選択してデータ確定信号に伝達するセレクタで、転送幅選択信号が4ビット幅のデータ転送を示している場合は遅延回路113の出力を選択し、2ビット幅のデータ転送を示している場合は遅延回路114の出力を選択する。
請求項（抜粋）：
複数のデータバス信号線のうち一部分のみを使用してデータ転送が可能なバスにおいて、データ転送ビット数を検出する手段と、ハンドシェイク信号のタイミングを可変する手段と、データバス信号のビット位置によりドライブ能力の異なったデータバスドライバーとを備えたバスインターフェース回路。
IPC (2件)：
G06F 13/38 320
, G06F 13/36 310
