特許
J-GLOBAL ID：200903032574040951
可変長ビット列処理装置及びこれを用いた可変長ビット列処理方法
発明者：
出願人/特許権者：
代理人 (1件)：
金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-333008
公開番号（公開出願番号）：特開2001-156645
出願日： 1999年11月24日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 小さなハードウェア規模で可変長ビット列処理を効率良く実行することができる可変長ビット列処理装置を提供する。【解決手段】 被シフト信号105をシフト量信号106に基づいてシフトするシフタ101と、プロセッサの処理内容に基づいてシフタ101におけるシフト結果108の下位半分のビット列である下位16ビット信号110及び被挿入信号107のいずれかを選択するマルチプレクサ103と、シフタ101におけるシフト結果108の上位半分のビット列である上位16ビット信号109とマルチプレクサ103にて選択された信号とを連接し、この連接結果を出力ビット列112として装置外部に出力する連接手段104とから構成されている。このような構成により、プロセッサの処理内容に基づいてマルチプレクサ103を切り替えるだけで、通常のシフト処理、可変長ビット列抽出処理及び可変長ビット列挿入処理を実行することができる。
請求項（抜粋）：
プロセッサにおける可変長符号化或いは可変長復号化処理時に、可変長符号語の挿入処理或いは抽出処理を行うための可変長ビット列処理装置において、第1の入力ビット列及びシフト量信号が入力され、該第1の入力ビット列を該シフト量信号に基づいてシフトし、該シフト結果を出力するシフト手段と、第2の入力ビット列が入力され、該第2の入力ビット列或いは前記シフト手段から出力された前記シフト結果の下位半分のビット列のいずれかを選択し、該選択結果を出力する選択手段と、前記シフト手段から出力された前記シフト結果の上位半分のビット列と前記選択手段から出力された選択結果とを連接し、該連接結果を出力ビット列として出力する連接手段とを有することを特徴とする可変長ビット列処理装置。
IPC (3件)：
H03M 7/40
, G06F 5/00
, G06F 7/00
H03M 7/40
, G06F 5/00 K
, G06F 7/00 A
5B022BA04
, 5B022BA10
, 5B022DA01
, 5B022DA02
, 5B022FA03
, 5J064AA02
, 5J064BA09
, 5J064BB13
, 5J064BC04
, 5J064BC25
, 5J064BD04
