特許

J-GLOBAL ID：200903032613248379

低雑音の半導体集積回路

発明者： 湯川 彰
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-250853
公開番号（公開出願番号）：特開平8-115985
出願日： 1994年10月17日
公開日（公表日）： 1996年05月07日
要約：

【要約】【目的】 CMOSアナログデジタル混在LSIにおいてデジタル回路からアナログ回路へ回り込む雑音を軽減できる半導体集積回路を提供する。【構成】 バックゲートが基板であり、チャンネル幅が大きなMOSトランジスタが集積された半導体集積回路において、前記MOSトランジスタを2分割以上し、前記MOSトランジスタの2つを単位とし、ドレイン電極を共通としてソース電極を両側に配置してできるトランジスタ領域と、各トランジスタ領域の長辺の両側に設けられた基板コンタクト領域とを有し、その基板コンタクトの幅は、両基板コンタクト間の距離の半分より大きくされているとともに、ソース電極と同一の電位に接続可能にされている。

請求項（抜粋）：

バックゲートが基板であり、チャンネル幅が大きなMOSトランジスタが集積された半導体集積回路において、前記MOSトランジスタを2分割以上し、前記MOSトランジスタの2つを単位とし、ドレイン電極を共通としてソース電極を両側に配置してできるトランジスタ領域と、各トランジスタ領域の長辺の両側に設けられた基板コンタクト領域とを有し、その基板コンタクトの幅は、両基板コンタクト間の距離の半分より大きくされているとともに、ソース電極と同一の電位に接続可能にされていることを特徴とする低雑音の半導体集積回路。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/761 ,  H01L 27/08 331

FI (2件)：

H01L 27/08 321 E ,  H01L 21/76 J

引用特許：

審査官引用 (4件)

• 特開平4-010474
  
• 特開昭61-148862
  
• 特開昭60-140862
  
• 特開昭62-105525