特許

J-GLOBAL ID：200903032622973710

昇圧回路

発明者： 田中 祐二
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-096591
公開番号（公開出願番号）：特開2002-300024
出願日： 2001年03月29日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】 1電源で信号を昇圧できる昇圧回路を提供する。【解決手段】 MOSトランジスタTr13のソース・ドレイン間の電圧降下によって、IN信号がハイレベルの場合にインバータ回路INV11のMOSトランジスタTr11のリーク電流が抑えられる。IN信号がローレベルの場合に、MOSトランジスタTr16によって、インバータ回路INV12の入力が強制的に電位VDD2に引き上げられる。

請求項（抜粋）：

第1の電位供給端と第2の電位供給端との間にソース・ドレイン間が挿入された第1のMOSトランジスタと、第1の導電型の第2のMOSトランジスタおよび第2の導電型の第3のMOSトランジスタのソース・ドレイン間を直列に接続し、ソース・ドレイン間が前記第3のMOSトランジスタのソース・ドレイン間と直列して前記第1の電位供給端と前記第2の電位供給端との間に挿入された第1のインバータ回路と、前記第2のMOSトランジスタおよび前記第3のMOSトランジスタのソース・ドレイン間の第1の接合部にそれぞれのゲートが接続された第1の導電型の第4のMOSトランジスタおよび第2の導電型の第5のMOSトランジスタを有し、前記第4のMOSトランジスタおよび前記第5のMOSトランジスタのソース・ドレイン間を前記第1の電位供給端と前記第2の電位供給端との間に挿入した第2のインバータ回路と、前記第1の電位供給端と前記第1の接合部との間にソース・ドレインを挿入し、前記第4のMOSトランジスタおよび前記第5のMOSトランジスタのソース・ドレイン間の第2の接合部にゲートが接続された第6のMOSトランジスタとを有する昇圧回路。

Fターム (8件)：

5J056AA00 ,  5J056AA32 ,  5J056BB49 ,  5J056CC29 ,  5J056DD29 ,  5J056EE11 ,  5J056FF08 ,  5J056GG09