特許

J-GLOBAL ID：200903032638413552

静電気放電保護素子

発明者： 児玉 紀行 ,  澤畠 弘一 ,  平田 守央
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2004-127219
公開番号（公開出願番号）：特開2005-311134
出願日： 2004年04月22日
公開日（公表日）： 2005年11月04日
要約：

【課題】 小型でESD放電に対する保護能力が高い静電気放電保護素子を提供する。 【解決手段】 MOS型のESD保護素子1のドレイン領域5に、チャネル近接領域8、中間領域9、コンタクト形成領域10、中間領域、チャネル近接領域をこの順に配列する。そして、中間領域9において、チャネル近接領域8とコンタクト形成領域10との間に接続される複数の領域にN+不純物層3を形成し、バラスト抵抗領域11とする。また、バラスト抵抗領域11間の各領域において、2ヶ所にN+不純物層3を形成し、その表面にシリサイド層6を形成し、放熱領域13とする。放熱領域13はチャネル近接領域8のみに接続し、バラスト抵抗領域11及びコンタクト形成領域10に対しては絶縁する。【選択図】 図1

請求項（抜粋）：

第1導電型の半導体基板の表面に形成され保護対象となる回路に接続されてこの回路を静電気放電から保護する静電気放電保護素子において、前記半導体基板の表面に形成され前記静電気放電が印加される第1の第2導電型領域と、前記半導体基板の表面における前記第1の第2導電型領域から離隔された位置に形成され基準電位配線に接続される第2の第2導電型領域と、を有し、前記第1の第2導電型領域は、前記第2の第2導電型領域側に位置する第1領域と、この第1領域に接続され前記静電気放電の電流経路に介在しない位置に形成された放熱領域と、を有することを特徴とする静電気放電保護素子。

IPC (3件)：

H01L21/822 ,  H01L27/04 ,  H01L27/06

FI (3件)：

H01L27/04 H ,  H01L27/06 311A ,  H01L27/06 311C

Fターム (14件)：

5F038BH07 ,  5F038BH13 ,  5F038BH16 ,  5F038EZ20 ,  5F048AA02 ,  5F048AC10 ,  5F048BA01 ,  5F048BB01 ,  5F048BB05 ,  5F048BB08 ,  5F048BF06 ,  5F048BG13 ,  5F048CC02 ,  5F048CC08

引用特許：

出願人引用 (4件)

• 特許第2773221号
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-261718   出願人：セイコーエプソン株式会社
• 米国特許第6559507号
  
• 米国特許第6407445号