特許

J-GLOBAL ID：200903032639313535

CMOS技術高速デジタル信号トランシーバ

発明者： ヴアルテル・ベラ ,  アンドレア・フイノテロ ,  ダニーロ・ガルガーニ ,  マルコ・ガンデイーニ
出願人/特許権者： クセルト-セントロ・ステユデイ・エ・ラボラトリ・テレコミニカチオーニ・エツセ・ピー・アー
代理人 (1件)： 川原田 一穂
公報種別：公開公報
出願番号（国際出願番号）：特願平6-334230
公開番号（公開出願番号）：特開平7-202874
出願日： 1994年12月16日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 受信機がスプリアスロックせずに入力データを自動調整できるクロック信号抽出回路を有する CMOS 技術高速デジタル信号トランシーバの提供。【構成】 PLL 技術を用いて、そのクロック信号抽出回路は、主ループが周波数及び位相補正用でもう一方が位相補正用である2つのフィードバックループにより電圧制御されたローカル発振器を使用して入力信号にロックしたクロック信号を発生する。さらに、位相検出器とローパスフィルターの新規回路による実現もまた企てられる。

請求項（抜粋）：

入力パラレルフローがより多数の遷移状態を有する符号に符号化され(COD1)、シリアル形式に変換され(PIS01) 、伝送符号に符号化される(ZZI1)送信機(TX4, TX8)と入力シリアルフローが伝送符号から復号化され(ZIZ1)、パラレル形式に変換され(SIP01) 、元のパラレルフローを再び得るため復号化される(DC01)受信機(RX4, RX8)を含み、伝送符号からの前記復号化操作及びパラレル形式への変換の為のクロック信号の発生がブロック(PR1) により行われる、CMOS技術高速デジタル信号トランシーバであって、2つのフィードバックループにより電圧制御されたローカル発振器(VCO) を含み、その第1のループが、- 水晶発振器(XO)、- 前記ローカル発振器(VCO) により供給された信号を分周するバイナリ分周器(DV)、- バイナリ分周器及び水晶発振器により供給される信号に作用し、入力信号の周波数が異なれば、適当な論理状態の信号を出力(D2, U2)に供給し、入力信号が等しい周波数を有するが互いの位相がずれていれば、適当な瞬間に修正パルスを供給する位相- 周波数検出器(FF)、- 前記位相- 周波数検出器(FF)により供給された信号を受け取り、前記ローカル発振器(VCO) を制御する第1のローパスフィルター(PB2)を含み、前記第2の反応ループが- ローカル発振器(VCO) により供給される信号及び入力シリアルフロー(6) に作用する位相検出器(DF)であって、第3のパルス基準信号(U1)及び時間変化に能動的でその入力における信号間の位相エラーの関数としての第4のパルス信号(D1)を出力に供給する該位相検出器、- 前記位相検出器(DF)により供給された信号を受け取り、前記ローカル発振器(VCO) を制御する第2のローパスフィルター(PB1)を含むことを特徴とする該CMOS技術高速デジタル信号トランシーバ。

IPC (2件)：

H04L 7/033 ,  H03L 7/087

FI (2件)：

H04L 7/02 B ,  H03L 7/08 P