特許

J-GLOBAL ID：200903032656656438

ESD保護回路

発明者： 辻 信昭 ,  前野 輝光
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願2001-259206
公開番号（公開出願番号）：特開2003-068870
出願日： 2001年08月29日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】 高信頼のESD保護回路を提供する。【解決手段】 被保護回路CPに入力信号を供給するための入力端子INにNチャンネルMOS型トランジスタNT1のドレインを接続すると共にNT1のソースを基準電位点VSSに接続する。入力端子INにPチャンネルMOS型トランジスタPT1のソースを接続すると共にPT1のドレインと基準電位点VSSとの間に電流制限用抵抗R1を接続し、トランジスタPT1のゲートには、VDD=+5[V]の電源電位を与える。トランジスタPT1のドレインと抵抗R1との接続点Q1をゲート保護用抵抗R2を介し又は介さずにトランジスタNT1のゲートに接続する。ESD入力の印加時には、VDD=0[V]となり、トランジスタPT1及び抵抗R1を介して電流I11が流れると共にQ1点の電位上昇に応じてトランジスタNT1が導通して電流I12が流れ、ESD保護が可能となる。

請求項（抜粋）：

被保護回路に接続された信号入力用又は信号出力用の端子と、チャンネル導電型として一導電型を有し、ソース及びドレインがそれぞれ基準電位点及び前記端子に接続された第1のMOS型トランジスタと、チャンネル導電型として前記一導電型とは反対の導電型を有し、ソースが前記端子に接続された第2のMOS型トランジスタであって、ゲートには電源オンの状態で該トランジスタを非導通にするための所定の電位が付与されるものと、前記第2のMOS型トランジスタのドレインと前記基準電位点との間に接続された電流制限用の第1の抵抗と、前記第2のMOS型トランジスタのドレインをゲート保護用の第2の抵抗を介し又は介さずに前記第1のMOS型トランジスタのゲートに接続する接続手段とを備えたESD保護回路。

IPC (4件)：

H01L 21/8234 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/088

FI (2件)：

H01L 27/08 102 F ,  H01L 27/04 H

Fターム (12件)：

5F038BH02 ,  5F038BH07 ,  5F038BH13 ,  5F038EZ20 ,  5F048AA02 ,  5F048AC01 ,  5F048BA01 ,  5F048BE03 ,  5F048CC01 ,  5F048CC08 ,  5F048CC09 ,  5F048CC13