特許

J-GLOBAL ID：200903032679246229

低歪差動増幅器回路

発明者： ジエラルド・ジー・グラエメ ,  ステイーブン・デイー・ミラウエイ
出願人/特許権者： バー-ブラウン・コーポレーシヨン
代理人 (1件)： 湯浅 恭三 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-163013
公開番号（公開出願番号）：特開平5-110341
出願日： 1991年07月03日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 差動増幅段の入力トランジスタのエミッタ-ベース間電圧変動とコレクタ-ベース間電圧変動による歪みを有効に低下させること。【構成】 トランジスタ2,3を含む1次差動回路段と、トランジスタ11,12を含む2次差動回路段を設け、また別のトランジスタ16を設ける。トランジスタ16のベースは、トランジスタ12のコレクタへ接続することによって、2次差動回路段がトランジスタ2,3のコレクタを等しい電圧に維持するようにし、トランジスタ2,3のベースとコレクタとの間の電圧差による歪みを小さくする。

請求項（抜粋）：

低歪差動増幅器回路であって、a)1次差動回路段の第1(2)と第2(3)のトランジスタと、該第1と第2のトランジスタの制御電極間に差分入力信号を印加する手段と、b)前記1次差動回路段が発生する差分出力信号を2次差動回路段の第3と第4のトランジスタの制御電極間に印加する手段(11,12)と、c)前記2次差動回路段が発生する出力信号を、電源電圧導体に接続した第1の電流搬送電極と前記第3と第4のトランジスタの内の一方の制御電極に接続した第2の電流搬送電極とを有する第5のトランジスタ(16)の制御電極に対し印加することによって、前記第1と第2のトランジスタの各第2電流搬送電極に互いに実質上等しい電圧を維持する手段と、を組合せて成る差動増幅器回路。

IPC (2件)：

H03F 1/32 ,  H03F 3/45