特許
J-GLOBAL ID：200903032683096126
フレーム同期装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
役 昌明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-119716
公開番号（公開出願番号）：特開平7-307730
出願日： 1994年05月10日
公開日（公表日）： 1995年11月21日
要約：
【要約】【目的】 フレームの初期位相差に依存せずに、短い時間で同期引き込みを実行できるフレーム同期装置を提供する。【構成】 入力するフレームパルスに基づいてフレーム同期を獲得するフレーム同期装置において、フレームパルスをフレーム周期で同期的に加算する加算手段2と、加算手段の加算結果を格納するメモリ5と、メモリの加算結果が格納されるアドレスを制御するアドレス制御手段4と、加算結果を設定値と比較し、加算結果が設定値19を超えたときにフレーム同期の獲得を判定する比較手段8とを設ける。Nシンボルから成る各フレームの同一シンボル位置に対応する時刻において発生したフレームパルスが同期的に加算され、加算値がメモリの各シンボル位置別のアドレスに格納され、加算値が設定数を超えたときに、同期引き込みと判定し、その加算値が格納されたメモリの相対アドレス10からフレーム位相の初期位相差を検出する。
請求項（抜粋）：
入力するフレームパルスに基づいてフレーム同期を獲得するフレーム同期装置において、前記フレームパルスをフレーム周期で同期的に加算する加算手段と、前記加算手段の加算結果を格納するメモリと、前記メモリの加算結果が格納されるアドレスを制御するアドレス制御手段と、前記加算結果を設定値と比較し、前記加算結果が設定値を超えたときにフレーム同期の獲得を判定する比較手段とを設けたことを特徴とするフレーム同期装置。
IPC (4件)：
H04L 7/033
, H03L 7/06
, H03L 7/10
, H04L 25/38
H04L 7/02 B
, H03L 7/06 B
, H03L 7/10 A
