特許
J-GLOBAL ID：200903032715471463
半導体装置における基板の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-123456
公開番号（公開出願番号）：特開平5-136017
出願日： 1992年05月15日
公開日（公表日）： 1993年06月01日
要約：
【要約】【構成】 化合物半導体基板1上に化合物半導体層2および素子形成用化合物半導体層3をエピタキシャル成長させる。素子形成用化合物半導体層3上に低温シリコン酸化膜4と多結晶シリコン膜5とを順次積層させた後、化合物半導体基板1に届く溝6を縦横に形成する。溝6の側壁を低温シリコン酸化膜7aで被覆し、多結晶シリコン膜5と単結晶シリコン基板8とに対して接着熱処理を施す。この後、不要な層を選択的に除去し、素子形成用化合物半導体層3を露出させる。【効果】 溝内部の空間が、接着熱処理時の応力を吸収するので、化合物半導体基板と単結晶シリコン基板とが分離することを防止できると共に、不要な層を選択的に除去し、素子形成用化合物半導体層を露出させる方法により、単結晶シリコン基板上に均一な厚さの素子形成用化合物半導体層を設けることができる。
請求項（抜粋）：
単結晶シリコン基板上に化合物半導体基板を設ける半導体装置における基板の製造方法において、化合物半導体基板上に複数の化合物半導体層を順次エピタキシャル成長させ、最上層の化合物半導体層を素子形成用化合物半導体層とする工程と、上記素子形成用化合物半導体層の上に、第1低温シリコン酸化膜および多結晶シリコン膜を順次積層する工程と、上記化合物半導体基板が露出する深さまで、上記多結晶シリコン膜、低温シリコン酸化膜、および複数の化合物半導体層を順次エッチングすることにより、複数の溝を縦横に形成した後、上記溝の側壁に第2低温シリコン酸化膜を形成する工程と、上記多結晶シリコン膜に対し単結晶シリコン基板を接着熱処理する工程と、上記化合物半導体基板、上記素子形成用化合物半導体層以外の化合物半導体層および第2低温シリコン酸化膜を順次除去する工程とから成ることを特徴とする半導体装置における基板の製造方法。
IPC (2件)：
前のページに戻る
