特許

J-GLOBAL ID：200903032719446900

半導体装置

発明者： 荒木 俊光
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願平10-274492
公開番号（公開出願番号）：特開2000-106418
出願日： 1998年09月29日
公開日（公表日）： 2000年04月11日
要約：

【要約】【課題】 小型化および軽量化を図る。【解決手段】 板面を対向させ相互に電気的に絶縁し積層された第1および第2の半導体素子4、6と、端部が第1および第2の半導体素子4、6の間に介在されて第1および第2の半導体素子4、6の両側に第1および第2の半導体素子4、6の間から延出する絶縁材料から成るフィルム8と、フィルム8の上面および下面にリードとして形成された第1および第2の回路パターン10、12とを含んでいる。第1および第2の回路パターン10、12は、フィルム8が第1および第2の半導体素子4、6の間に介在された箇所で、第1および第2の半導体素子4、6の下面および上面にそれぞれ配設されたバンプ14に接触し電気的に接続されている。また、第1および第2の回路パターン10、12の、前記半導体素子と反対側の端部はそれぞれフィルム8の端部より突出している。

請求項（抜粋）：

複数の半導体素子により構成された半導体装置であって、板面を対向させ相互に電気的に絶縁して積層された第1および第2の半導体素子と、少なくとも端部が前記第1および第2の半導体素子の間に介在されて前記第1および第2の半導体素子の間から延出する絶縁材料から成るフィルムと、前記フィルムの上面および下面にリードとしてそれぞれ形成された導電性材料から成る第1および第2の回路パターンとを含み、前記第1の回路パターンは、前記フィルムが前記第1および第2の半導体素子の間に介在された箇所で、前記第1の半導体素子の下面に配設された端子に接触して前記端子に電気的に接続され、前記第2の回路パターンは、前記フィルムが前記第1および第2の半導体素子の間に介在された箇所で、前記第2の半導体素子の上面に配設された端子に接触して前記端子に電気的に接続され、前記第1および第2の回路パターンの、前記半導体素子と反対側の端部はそれぞれ前記フィルムの端部より突出している、ことを特徴とする半導体装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311

FI (2件)：

H01L 25/08 Z ,  H01L 21/60 311 Q

Fターム (6件)：

5F044KK03 ,  5F044KK11 ,  5F044LL11 ,  5F044MM03 ,  5F044QQ03 ,  5F044RR01

引用特許：

審査官引用 (3件)

• 特開昭63-086444
  
• 特開平4-159738
  
• 特開昭63-004636