特許
J-GLOBAL ID:200903032725874051
クロック分配回路の配置配線方法、クロック分配回路の製造方法、半導体装置の製造方法、クロック分配回路、および半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
吉田 茂明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-228418
公開番号(公開出願番号):特開2002-041591
出願日: 2000年07月28日
公開日(公表日): 2002年02月08日
要約:
【要約】【課題】 クロックスキューの調整を高精度かつ容易に行うことを可能にする。【解決手段】 クロック分配回路の回路設計が行われ(S1)、つぎにクロック分配回路を含むチップ全体の配置配線が行われる(S2)。つづいて、クロックスキューの値が計算され(S3)、計算されたクロックスキューが目標値以下であるか否かが判定される(S4)。クロックスキューが目標値以下でない場合には、一部のドライバ素子の出力を切断または接続することにより、クロックスキューが調整される(S51)。クロックスキューが目標値以下となるまで、ステップS3,S4,S51の処理が反復される。
請求項(抜粋):
クロックを受信し負荷回路へ供給するクロック分配回路の配置配線方法であって、(a) 前記クロック分配回路を構成し入力容量が共通する素子群を仮に配置配線する工程と、(b) クロックスキューの評価値が目標値以下となるまで、前記素子群に属する素子を、駆動能力が異なる複数のドライバ素子、出力端が開放されたドライバ素子、および入力端と安定電位線の間に介挿される容量素子、から成る群から選択され互いに入力容量が共通する複数の素子の間で選択的に置換する工程と、を備えるクロック分配回路の配置配線方法。
IPC (6件):
G06F 17/50 658
, G06F 17/50
, G06F 1/10
, H01L 21/82
, H01L 27/04
, H01L 21/822
FI (7件):
G06F 17/50 658 K
, G06F 17/50 658 U
, G06F 1/04 330 A
, H01L 21/82 W
, H01L 21/82 C
, H01L 27/04 D
, H01L 27/04 C
Fターム (27件):
5B046AA08
, 5B046BA06
, 5B079CC02
, 5B079CC03
, 5B079CC14
, 5B079DD06
, 5B079DD08
, 5B079DD13
, 5F038CA17
, 5F038CD06
, 5F038CD09
, 5F038CD14
, 5F038DF07
, 5F038EZ09
, 5F038EZ20
, 5F064CC23
, 5F064DD14
, 5F064DD24
, 5F064EE02
, 5F064EE18
, 5F064EE43
, 5F064EE47
, 5F064EE54
, 5F064FF06
, 5F064FF52
, 5F064HH06
, 5F064HH12
前のページに戻る