特許

J-GLOBAL ID：200903032776367715

半導体記憶装置

発明者： 河野 隆司 ,  濱本 武史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-160853
公開番号（公開出願番号）：特開2000-348488
出願日： 1999年06月08日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 センス電流を増加させることなくかつセンス動作を遅延させることなくリフレッシュ特性を改善する。【解決手段】 センスアンプ回路群(5)に対し、センス電源線(3)にデカップリング容量(10)を結合し、このセンス電源線(3)をセンスアンプの動作モードに応じて選択的に電源ノード(GND)と結合する。センス動作時には、デカップリング容量(10)とビット線負荷容量の間の電荷の再配分によりビット線電位が確定する。

請求項（抜粋）：

少なくとも1列に整列して配置される複数のメモリセル、前記列に対応して配置され、対応の列のメモリセルが接続するビット線対、第1のセンス電源線、活性化時、前記第1のセンス電源線上の電圧に従って前記ビット線対の電位を差動増幅するための第1のセンスアンプ、前記第1のセンス電源線に接続される第1の容量素子、および前記第1のセンスアンプの活性化を指示する第1のセンスアンプ活性化信号の非活性化に応答して前記第1のセンス電源線を第1の電源に結合しかつ前記第1のセンスアンプ活性化信号の活性化に応答して前記第1の電源と前記第1のセンス電源線とを切離す制御回路を備える、半導体記憶装置。

IPC (5件)：

G11C 11/409 ,  G11C 11/407 ,  G11C 11/401 ,  H01L 27/108 ,  H01L 21/8242

FI (6件)：

G11C 11/34 353 E ,  G11C 11/34 354 F ,  G11C 11/34 362 H ,  G11C 11/34 371 K ,  H01L 27/10 681 G ,  H01L 27/10 681 F

Fターム (16件)：

5B024AA01 ,  5B024BA07 ,  5B024BA09 ,  5B024BA23 ,  5B024CA16 ,  5B024CA21 ,  5B024CA27 ,  5B024DA18 ,  5F083AD24 ,  5F083AD48 ,  5F083GA01 ,  5F083GA05 ,  5F083GA30 ,  5F083LA03 ,  5F083LA10 ,  5F083NA01

引用特許：

審査官引用 (7件)

• レベル変換回路、半導体集積回路及びこれ等の制御方法
  公報種別：公開公報   出願番号：特願平6-122620   出願人：松下電器産業株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-240054   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 特開平2-312096
  
• 特開平2-312096
  
• センスアンプ駆動制御回路
  公報種別：公開公報   出願番号：特願平10-000532   出願人：エルジーセミコンカンパニーリミテッド
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-171229   出願人：三菱電機株式会社
• 特開平2-312096