特許
J-GLOBAL ID：200903032778005950
薄膜トランジスタペア及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平5-194961
公開番号（公開出願番号）：特開平6-104433
出願日： 1993年08月05日
公開日（公表日）： 1994年04月15日
要約：
【要約】【構成】 ゲート電極部分3aとゲート電極部分3bとを有する薄膜トランジスタペアを製造する方法である。その方法は、ゲート電極部分3aの形成に用いたレジスト膜9を使用して半導体層1にソース領域1aとドレイン領域1bを形成する工程と、ゲート電極部分3bの形成に用いたレジスト膜11を使用して半導体層2ににソース領域2aとドレイン領域2bを形成する工程とを包含している。【効果】 薄膜トランジスタペアの製造工程におけるフォトリソグラフ工程の数を削減することができる。
請求項（抜粋）：
基板と、該基板上に形成され、第1導電型ソース領域、該第1導電型ドレイン領域、及びそれらに挟まれたチャネル領域を有する第1半導体層と、該基板上において、該第1半導体層から離れた位置に形成され、該第2導電型ソース領域、該第2導電型ドレイン領域、及びそれらに挟まれたチャネル領域を有する第2半導体層と、該第1及び第2半導体層を覆うゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極であって、該第1半導体層の該チャネル領域を覆う第1ゲート部分、及び該第2半導体層の該チャネル領域を覆う第2ゲート部分を有するゲート電極と、を備えた薄膜トランジスタペアであって、該ゲート電極の該第1ゲート部分は、該第1ゲート部分よりも幅の広い第1接続部分を有しており、該第2ゲート部分は、該第2ゲート部分よりも幅の広い第2接続部分を有しており、該第1接続部分と該第2接続部分とは、相互に接続されており、該ゲート電極の該第1ゲート部分、該1接続部分、該第2接続部分、及び該第2ゲート部分は、連続した一つの層を構成している、薄膜トランジスタペア。
IPC (3件)：
H01L 29/784
, H01L 27/092
, H01L 21/336
H01L 29/78 311 C
, H01L 27/08 321 B
, H01L 27/08 321 N
, H01L 29/78 311 P
