特許

J-GLOBAL ID：200903032786987762

電界効果トランジスタ及びその製造方法

発明者： 河野 康孝
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-152653
公開番号（公開出願番号）：特開平5-326564
出願日： 1992年05月19日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】 低抵抗でかつ精度よく制御された極微細ゲートを有し、さらに高精度に寸法制御された2段リセス構造を有する電界効果トランジスタを得ること。【構成】 半絶縁性GaAs基板21上にゲート電極と接しない1段目のリセスの側壁部に第2の絶縁膜28からなるサイドウォールを形成し、このサイドウォールをマスクに第1のn-GaAs層23をアンダーカットが入るように除去するようにした。

請求項（抜粋）：

化合物半導体基板上に形成された2段リセス構造を有する電界効果トランジスタにおいて、ゲート電極と接しない2段目のリセスの側壁部に設けられた、絶縁膜からなるサイドウォールと、該サイドウォール下部に設けられ、ゲート電極と接する,サイドエッチングされた1段目のリセスとを備えたことを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/80 F ,  H01L 29/80 B