特許

J-GLOBAL ID：200903032791190082

強誘電体を用いた書換え可能な不揮発性多値メモリ

発明者： 濱田 和之 ,  大谷 昇 ,  伊藤 康幸 ,  荻本 泰史 ,  牛久保 真帆 ,  川辺 武司
出願人/特許権者： シャープ株式会社
代理人 (1件)： 川口 義雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-083873
公開番号（公開出願番号）：特開平5-291583
出願日： 1992年04月06日
公開日（公表日）： 1993年11月05日
要約：

【要約】 (修正有)【目的】 強誘電体薄膜を用いて、電気的に書換え可能に構成された不揮発性メモリにおいて、多値メモリとして用いることができるようにする。【構成】 第1の導電型を有する半導体基板11の一主面上に相対向して配設された第2の導電型を有しソース領域14及びドレイン領域15を形成する一対の高濃度不純物領域と、ソース領域14及びドレイン領域15に挟まれた半導体基板11表面に堆積されたゲート絶縁膜と、ゲート絶縁膜上に設けた複数本のゲート電極16並びにソース領域及びドレイン領域上に設けられたソース電極17及びドレイン電極18を具備し、更に、ゲート絶縁膜の少なくとも一部が強誘電体膜12からなり、該強誘電体膜12はソース・ドレイン方向と直交する方向において対応するゲート電極毎16a,16b,16c,16dに変化する膜厚を有するか、チャネルはゲート毎にその特性を異にする。

請求項（抜粋）：

第1の導電型を有する半導体基板の一主面上に相対向して配設された第2の導電型を有しソース領域及びドレイン領域を形成する一対の高濃度不純物領域と、ソース領域及びドレイン領域に挟まれた半導体基板表面に堆積されたゲート絶縁膜と、ゲート絶縁膜上に設けた複数本のゲート電極並びにソース領域及びドレイン領域上に設けられたソース電極及びドレイン電極を具備する半導体装置であって、ゲート絶縁膜の少なくとも一部が強誘電体膜からなり、該強誘電体膜はソース・ドレイン方向と直交する方向において対応するゲート電極毎に変化する膜厚を有することを特徴とする強誘電体を用いた電気的に書換え可能な不揮発性多値メモリ。

IPC (5件)：

H01L 29/788 ,  H01L 29/792 ,  G11C 11/56 ,  H01L 27/04 ,  H01L 29/784

FI (4件)：

H01L 29/78 371 ,  G11C 11/34 381 ,  H01L 29/78 301 G ,  H01L 29/78 301 H