特許
J-GLOBAL ID:200903032819076167

コンピュータ

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-286614
公開番号(公開出願番号):特開2003-099150
出願日: 2001年09月20日
公開日(公表日): 2003年04月04日
要約:
【要約】【課題】 誤動作の原因となったり、他の電子機器に妨害を与える逓倍による高調波などの不要な信号を発生させず、CPU6の消費電流、発熱を抑える。【解決手段】 CPU1と、CPU1によって制御される複数の周辺装置2、3、4と、CPU1と周辺装置2、3、4との間及び周辺装置2、3、4相互間のデータ伝送用バス5と、CPU1の動作とデータ伝送のためのクロック信号を供給するクロック信号源6とを備え、クロック信号源をPLLシンセサイザによって構成し、PLLシンセサイザからCPU用と、バス用の二つのクロック信号を出力してクロック信号以外の不要な信号の発生を抑えた。
請求項(抜粋):
CPUと、前記CPUによって制御される複数の周辺装置と、前記CPUと前記周辺装置との間及び前記周辺装置相互間のデータ伝送用バスと、前記CPUの動作と前記データ伝送のためのクロック信号を供給するクロック信号源とを備え、前記クロック信号源をPLLシンセサイザによって構成したことを特徴とするコンピュータ。
IPC (3件):
G06F 1/08 ,  G06F 1/04 ,  H03L 7/22
FI (3件):
G06F 1/04 A ,  H03L 7/22 ,  G06F 1/04 320 B
Fターム (7件):
5B079BC06 ,  5B079DD02 ,  5B079DD03 ,  5B079DD08 ,  5J106PP03 ,  5J106QQ08 ,  5J106RR03
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る