特許
J-GLOBAL ID:200903032833955203

薄膜半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 本庄 富雄
公報種別:公開公報
出願番号(国際出願番号):特願平6-281351
公開番号(公開出願番号):特開平8-124872
出願日: 1994年10月19日
公開日(公表日): 1996年05月17日
要約:
【要約】【目的】 マスクにレジスト膜を使用しても暴爆が起きないようにすると共に、不純物導入部を活性化するための水素がゲート電極の深部やチャネル部にまで到達しないようにすること。【構成】 絶縁性基板1上に多結晶シリコン膜2,ゲート絶縁膜3,ゲート電極5を形成する。そして、一方の領域を覆うようにレジスト膜7を形成した後、導入時の基板発熱量が少ない質量分離型イオン導入装置を用い、レジスト膜7及びゲート電極5をマスクにして、多結晶シリコン膜2のソース・ドレイン領域6にリンを導入する。次に、レジスト膜7を除去し、先にリンを導入した領域を覆うようにレジスト膜9を形成した後、質量分離型イオン導入装置を用いてソース・ドレイン領域8にほう素を導入する。そして、レジスト膜9を除去した後、ソース・ドレイン領域6,8に低エネルギーで水素を導入する。
請求項(抜粋):
絶縁性基板上に半導体層を所定の形状に形成する工程と、該半導体層が形成された絶縁性基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、質量分離型イオン導入装置を用い、前記ゲート電極をマスクにして、前記半導体層に不純物を導入する工程と、前記不純物が導入された半導体層に非質量分離型イオン導入装置を用いて水素を導入する工程とを具えたことを特徴とする薄膜半導体装置の製造方法。
IPC (3件):
H01L 21/265 ,  H01L 29/786 ,  H01L 21/336
FI (2件):
H01L 21/265 P ,  H01L 29/78 627 E

前のページに戻る