特許
J-GLOBAL ID：200903032837100601
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-131082
公開番号（公開出願番号）：特開平5-198666
出願日： 1992年05月22日
公開日（公表日）： 1993年08月06日
要約：
【要約】【目的】 本発明は、基板から分離された基板と同じ導電型のウェル、を有する半導体装置において、多量の少数キャリアが該ウェル中に注入された場合でも、ウェルと基板とが互いに干渉しないように改良することを主要な特徴とする。【構成】 当該半導体装置は、主表面を有する第1導電型の半導体基板1を備える。半導体基板1の主表面中には、第1導電型の第1のウェル4が設けられている。第1のウェル4は、側部と底部とを有し、かつ主表面から延びている。半導体基板1の主表面中に、第1のウェル4の側部および底部を取囲むように設けられた第2導電型の第2のウェル6が設けられている。第2のウェル6の底部は結晶欠陥領域7を有している。
請求項（抜粋）：
主表面を有する第1導電型の半導体基板と、前記半導体基板の主表面中に設けられた第1導電型の第1のウェルと、を備え、前記第1のウェルは側部と底部とを有し、かつ前記主表面から延びており、当該装置は、さらに、前記半導体基板の主表面中に設けられ、かつ、前記第1のウェルの前記側部および底部を取囲むように設けられた第2導電型の第2のウェルを備え、前記第2のウェルの底部は結晶欠陥領域を有している半導体装置。
IPC (2件)：
前のページに戻る
