特許

J-GLOBAL ID：200903032865497460

書き込み可能不揮発メモリセル

発明者： 藤井 哲夫 ,  飯田 真喜男 ,  磯部 良彦
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 大川 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-295475
公開番号（公開出願番号）：特開平7-147340
出願日： 1993年11月25日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】集積度の向上と電極配線構造の簡単化を共に実現可能な構造を有する不揮発メモリセルを提供する。【構成及び効果】本発明の書き込み可能不揮発メモリセルは、1層ゲート方式を採用することにより、電極配線構造を簡単化するとともに電極間絶縁膜の電流リーク問題を解消する。また、容量電極部50の直下にゲート絶縁膜を挟んで配設されて制御電極を構成する半導体領域Aの側面および底面は絶縁膜2、13により他の半導体領域33及び半導体基板1から分離されるので、半導体領域Aと他の半導体領域33及び半導体基板1との間の接合降伏電圧により制限されない高い書き込み時制御電圧を印加することができ、このため、浮遊電極Fの容量電極部50の面積を格段に縮小することができる。

請求項（抜粋）：

半導体基板の表面部に形成されたMOSトランジスタのゲート電極をなすゲート電極部と前記ゲート電極部を延設して形成された容量電極部とからなる浮遊電極と、前記容量電極部の直下に絶縁膜を挟んで配設されるとともに前記MOSトランジスタのチャンネル領域及び前記半導体基板から電気的に絶縁される所定導電型の半導体領域からなる制御電極とを備える書き込み可能不揮発メモリセルにおいて、前記制御電極を成す前記半導体領域の側面及び底面は絶縁物により他の半導体領域及び前記半導体基板から分離されていることを特徴とする書き込み可能不揮発メモリセル。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (4件)

• 特開昭51-097345
  
• 特開昭51-097345
  
• 特開昭59-078554
  
• 特開昭63-107161