特許

J-GLOBAL ID：200903032885786370

半導体装置及びその製造方法

発明者： 森 年史
出願人/特許権者： 富士通株式会社
代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-251268
公開番号（公開出願番号）：特開2004-095639
出願日： 2002年08月29日
公開日（公表日）： 2004年03月25日
要約：

【課題】ショートチャネル効果を低減させることが可能なエレベーテッドソースドレイン構造を有する半導体装置を提供する。【解決手段】半導体基板の表面の一部の領域上に、ゲート絶縁膜を介してゲート電極が形成されている。半導体基板の表面のうち、ゲート電極の両側に、該ゲート電極からある間隔を隔てて、半導体材料で形成された第1の半導体膜が配置されている。第1の半導体膜の各々の内部に不純物拡散領域が形成されている。半導体基板の表層部のうちゲート電極の両側に、エクステンション部が形成されている。エクステンション部は、不純物拡散領域と同一導電型であり、対応する側の不純物拡散領域に接続されている。ゲート電極の側面上に絶縁材料で形成され、第1の半導体膜のゲート電極側の縁を越え、該第1の半導体膜の一部を覆うサイドウォールスペーサが配置されている。【選択図】 図1

請求項（抜粋）：

半導体基板の表面の一部の領域上に、ゲート絶縁膜を介して形成されたゲート電極と、 前記半導体基板の表面のうち、前記ゲート電極の両側に、該ゲート電極からある間隔を隔てて配置され、半導体材料で形成された第1の半導体膜と、 前記第1の半導体膜の各々の内部に形成された不純物拡散領域と、 前記半導体基板の表層部のうち、前記ゲート電極の両側に配置され、前記不純物拡散領域と同一導電型の不純物が添加され、対応する側の前記不純物拡散領域に接続されたエクステンション部と、 前記ゲート電極の側面上に絶縁材料で形成され、前記第1の半導体膜のゲート電極側の縁を越え、該第1の半導体膜の一部を覆うサイドウォールスペーサと を有する半導体装置。

IPC (3件)：

H01L29/78 ,  H01L21/28 ,  H01L21/336

FI (4件)：

H01L29/78 301S ,  H01L21/28 301D ,  H01L29/78 301L ,  H01L29/78 301P

Fターム (57件)：

4M104AA01 ,  4M104BB01 ,  4M104BB25 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD23 ,  4M104DD50 ,  4M104DD55 ,  4M104DD81 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F140AA00 ,  5F140AA13 ,  5F140AA18 ,  5F140AA21 ,  5F140AA24 ,  5F140BA01 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF28 ,  5F140BF34 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG34 ,  5F140BG38 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH06 ,  5F140BH13 ,  5F140BH14 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK08 ,  5F140BK09 ,  5F140BK13 ,  5F140BK17 ,  5F140BK18 ,  5F140BK19 ,  5F140BK21 ,  5F140BK23 ,  5F140BK24 ,  5F140BK34 ,  5F140BK39 ,  5F140CB01 ,  5F140CB04 ,  5F140CF04