特許

J-GLOBAL ID：200903032887876260

メサ型半導体素子の製造方法

発明者： 寺島 彰一
出願人/特許権者： ローム株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-201844
公開番号（公開出願番号）：特開平8-064557
出願日： 1994年08月26日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】 メサ型半導体装置の製造方法において、個々の半導体素子に分離する際、ガラス保護膜に割れ、欠け、剥がれが生じないようにする。【構成】 P型の半導体領域がその上に形成されているN型の半導体基板2の上面に、P型半導体基板1とN型半導体基板2の接合部3を各単位素子5に分離するための溝部4をエッチング等の手段により縦横に形成する。次いで半導体基板2の上面にガラスペースト6を塗布、焼成し、ガラス保護膜6aを形成する。次に、溝部4の底部中央部4a及び、各単位素子5の上面5aの領域を除くガラス保護膜6a上にレジスト膜7を塗布、形成する。この後、まず前記半導体基板をフッ硝酸溶液中に浸しレジスト膜7が塗布されていない箇所のガラス保護膜を除去した後、次いで硫酸溶液中前記半導体基板を浸してレジスト膜7を除去する。そして、溝部4の底部中央部4aの中心をダイサーによりダイシングし、個々のダイオード素子8に分離する。

請求項（抜粋）：

性質の異なる他の半導体領域がその上に形成されている半導体基板の上面に、前記半導体基板と前記性質の異なる他の半導体領域の接合部を各素子単位に分離するための縦横の分離溝を形成する工程と、前記半導体基板上面にガラスを塗布、焼成して保護膜を形成する工程と、前記分離溝の底部中央部及び前記縦横の分離溝によって分離された前記各単位素子上面の領域を除く前記保護膜上にレジスト膜を塗布、形成する工程と、前記レジスト膜が塗布、形成されていない領域の前記保護膜を除去する工程と、前記レジスト膜を除去する工程と、前記溝部底部中央部を切断することにより個別の半導体素子に分離する工程、とからなるメサ型半導体素子の製造方法。

FI (2件)：

H01L 21/78 L ,  H01L 21/78 Q