特許
J-GLOBAL ID：200903032910093104
電力用半導体装置
出願人/特許権者：
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-049033
公開番号（公開出願番号）：特開平8-340103
出願日： 1996年03月06日
公開日（公表日）： 1996年12月24日
要約：
【要約】【課題】IGBTを有する電力用半導体装置のオン電圧、安全動作領域及びラッチアップ耐量を改善する。【解決手段】電力用半導体装置は複数のIGBTを具備し、ゲート電極6及びソース電極8が交互に配設される。隣り合う2つのIGBT101、102においては、ゲート電極6がソース電極8、8間に位置し、次に隣り合う2つのIGBT102、103においては、ソース電極8がゲート電極6、6間に位置する。ゲート電極6の幅をLG 、P型ベース層3の深さをDB 、P型ベース層3とP型エミッタ層1とで挟まれた部分のN型ベース層1の厚さをWB 、隣接するゲート電極6間の距離をLS とした時、60μm≦LG 、5≦LG /LS 、及び1≦LG 2 /(DB ・WB )≦9の条件が満される。
請求項（抜粋）：
並設された複数の回路素子を有する電力用半導体装置であって、前記回路素子の夫々が、第1導電型エミッタ層と、前記第1導電型エミッタ層上に配設された第2導電型ベース層と、前記第2導電型ベース層の表面内に形成された第1導電型ベース層と、前記第1導電型ベース層の表面内に形成された第2導電型ソース層と、前記第2導電型ソース層と前記第2導電型ベース層とで挟まれた前記第1導電型ベース層上にゲート絶縁膜を介して配設されたゲート電極部分と、前記第2導電型ソース層及び前記第1導電型ベース層にコンタクトするソース電極部分と、前記第1導電型エミッタ層にコンタクトするドレイン電極部分と、を具備し、前記ゲート電極部分は、前記回路素子の2つの回路素子ごとに一体化されてゲート電極を構成し、前記ゲート電極の幅をLG 、前記第1導電型ベース層の深さをDB 、前記第1導電型ベース層と前記第1導電型エミッタ層とで挟まれた部分の前記第2導電型ベース層の厚さをWB 、前記ゲート電極間の距離をLS とした時、60μm≦LG 、5≦LG /LS 、及び1≦LG 2 /(DB ・WB )≦9の条件を満たすことを特徴とする電力用半導体装置。
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved