特許

J-GLOBAL ID：200903032947359600

入力保護ダイオード

発明者： 寺本 茂樹
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-104311
公開番号（公開出願番号）：特開平10-294383
出願日： 1997年04月22日
公開日（公表日）： 1998年11月04日
要約：

【要約】【課題】 微細化できる保護ダイオード回路を提供することである。【解決手段】 本入力保護ダイオード10は、NMOSトランジスタとPMOSトランジスタとを回路素子とし、内部回路のMOSFETに接続する信号入力線に設けられた入力保護ダイオードであって、NMOSトランジスタのゲート電極とP-ウエルとが接地電極に短絡され、かつPMOSトランジスタのゲート電極とN-ウエルとが電源電圧(Vcc)に接続され、NMOSトランジスタのソース及びドレイン並びにPMOSトランジスタのソース及びドレインがそれぞれ信号入力線に接続されている。入力保護ダイオードは、更に、寄生容量C1及びC2と共に時定数回路を構成している保護抵抗Rを介して内部回路のMOSFETのゲート電極に接続されている。

請求項（抜粋）：

半導体装置の内部回路に設けられたMOSFETのゲート電極に接続して信号をMOSFETに入力する信号入力線に設けられた入力保護ダイオードにおいて、素子分離用絶縁膜で囲まれた活性領域内に位置し、かつ基板ウエル内に形成された拡散層と、ゲート酸化膜を介して拡散層に近接するゲート電極とをそれぞれ有する第1及び第2のMOSキャパシタを備え、第1のMOSキャパシタのゲート電極とウエルとが接地電極に短絡され、かつ第2のMOSキャパシタのゲート電極とウエルとが電源電圧(Vcc)に接続され、第1のMOSキャパシタ及び第2のMOSキャパシタのそれぞれの拡散層が信号入力線に接続されていることを特徴とする入力保護ダイオード。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/08 321 H ,  H01L 27/04 H