特許

J-GLOBAL ID：200903032947851572

ディジタルリレー

発明者： 戸井 雅則
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 森田 雄一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-032622
公開番号（公開出願番号）：特開平5-207637
出願日： 1992年01月23日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】 MPUの異常により最終的なトリップ誤出力が発生するのを防ぎ、ディジタルリレーの信頼性向上を図る。【構成】 保護演算を行う複数のMPU14′,24′を備えたディジタルリレーにおいて、各MPU14′,24′は相互監視手段14E,24Eを有する。この相互監視手段14E,24Eは、送信側MPUから定周期で送信されるクロックパルスが受信側MPUにて受信されないことにより、送信側MPUの異常を検出し、または、送信側MPUから定周期で送信される返答要求信号に対する受信側MPUからの応答信号が送信側MPUにて受信されないことにより、受信側MPUの異常を検出する。

請求項（抜粋）：

保護演算を行う演算部を複数備えたディジタルリレーにおいて、送信側演算部から定周期で送信されるクロックパルスが受信側演算部にて受信されないことにより送信側演算部の異常を検出する相互監視手段を、各演算部に備えたことを特徴とするディジタルリレー。

引用特許：

審査官引用 (4件)

• 特開平1-185123
  
• 特開昭63-049566
  
• 特開平3-060318
  
• 特開昭55-097647