特許
J-GLOBAL ID：200903032948361153
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-149387
公開番号（公開出願番号）：特開平5-343418
出願日： 1992年06月09日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 本発明は、半導体装置、中でもLDD構造のNMOS-FETの製造方法に関するもので、その製造工程を削減することを目的とするものである。【構成】 ゲート電極13の側壁に不純物を含むサイドウォール16を形成し、熱拡散によりその不純物を基板11に拡散させてn- 層18を形成する(n+ 層17の活性化とともに熱処理する)ようにしたものである。
請求項（抜粋）：
(a)半導体基板上に、トランジスタとしてのゲート電極を形成し、該ゲート電極を含む前記基板上に酸化膜を形成する工程、(b)前記ゲート電極の側壁に、不純物を含むサイドウォールを形成する工程、(c)前記ゲート電極とサイドウォールをマスクとして、前記基板に不純物を注入する工程、(d)前記注入された不純物を活性化させるとともに、前記サイドウォールに含まれた不純物を熱拡散により前記基板に拡散させるための熱処理を行なう工程、以上の工程を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 21/225
