特許

J-GLOBAL ID：200903032948834914

半導体装置の製造方法

発明者： 中村 紀久子
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2000-069576
公開番号（公開出願番号）：特開2001-257273
出願日： 2000年03月14日
公開日（公表日）： 2001年09月21日
要約：

【要約】【課題】 サリサイド構造と非サリサイド構造を有する半導体集積回路装置を製造する工程において、サリサイド構造トランジスタのサイドウォールの膜減りを防ぐことを目的とする。【解決手段】 半導体装置の製造方法において、レジスト22により選択的に開口された半導体基板13上に酸化膜23を約300°C以下の低温プラズマCVDまたはスパッタリングで0.8nm〜5nm形成する。レジスト22上の酸化膜23を硫酸と過酸化水素の混合液でリフトオフし、その上に堆積したCoなどの高融点金属24とポリシリコンゲートやソース・ドレイン拡散層を熱処理する事によりシリサイド層を形成する。この後、高融点金属24の未反応部分を選択的に除去する。酸化膜23のリフトオフ時、サリサイドトランジスタのゲート18のサイドウォール20はレジスト22で覆われているので、従来のようなエッチングによる膜減りはなくなる。

請求項（抜粋）：

半導体基板に形成されたソース・ドレイン拡散層と、前記ソース・ドレイン拡散層に挟まれた前記半導体基板上に形成されたゲートと、前記ゲートの側壁に形成された第1の絶縁膜からなるサイドウォールとで構成される第1および第2のトランジスタにおいて、前記第1のトランジスタ領域は露出し、前記第2のトランジスタのソース・ドレイン拡散層、ゲートおよびサイドウォール上を覆う感光性樹脂膜を選択的に形成する工程と、前記第1のトランジスタ領域上と前記感光性樹脂膜上に第2の絶縁膜を形成する工程と、前記感光性樹脂膜とその上の前記第2の絶縁膜をともに除去する工程と、全面に金属膜を形成する工程と、前記第1のトランジスタのソース・ドレイン拡散層およびゲートと前記金属との反応による化合物層を熱処理により選択的に形成する工程と、前記金属膜の未反応部分を選択的に除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/28 301 ,  H01L 21/31

FI (3件)：

H01L 21/28 301 T ,  H01L 21/31 C ,  H01L 27/08 102 D

Fターム (37件)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104BB24 ,  4M104BB25 ,  4M104BB26 ,  4M104BB28 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD31 ,  4M104DD64 ,  4M104DD78 ,  4M104DD79 ,  4M104DD84 ,  4M104EE09 ,  4M104EE14 ,  4M104FF14 ,  4M104GG09 ,  4M104GG14 ,  5F045AA08 ,  5F045AA19 ,  5F045AB32 ,  5F045AC01 ,  5F045AD06 ,  5F045AF03 ,  5F045CA06 ,  5F045EH13 ,  5F045HA14 ,  5F048AA07 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB10 ,  5F048BF06 ,  5F048BG11