特許

J-GLOBAL ID：200903032953900704

半導体装置の製造方法

発明者： 三橋 敏郎
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-357155
公開番号（公開出願番号）：特開2001-176963
出願日： 1999年12月16日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】 微細化された半導体装置において微小径のコンタクトホールを形成する場合においても,第1のゲート電極と第2のゲート電極との間で充分なコンタクトを取ることができる半導体装置の製造方法を提供する【解決手段】 層間絶縁膜上に第1のPoly-Si膜を形成し,所定位置をフォトリソグラフィ及びエッチングにより開口し,第1のPoly-Si膜の表面上に第2のPoly-Si膜を成膜した後全面エッチングし,第1のPoly-Si膜の側壁にのみ第2のPoly-Si膜を残留させてマスク膜とし,層間絶縁膜の所定位置をエッチングして第1のゲート電極上を開放するコンタクトホールを形成し,コンタクトホール内部を含む全面にBARC膜を塗布した後,BARC膜のエッチングレートがPoly-Si膜のエッチングレートよりも低い条件でBARC膜及びPoly-Siマスク膜をエッチング除去する

請求項（抜粋）：

第1のゲート電極を形成した半導体基板上に層間絶縁膜を形成する工程と,前記層間絶縁膜上に第1のPoly-Si膜を形成する工程と,前記第1のPoly-Si膜の所定位置をフォトリソグラフィ及びエッチングにより開口する工程と,前記開口部底部に露出する前記層間絶縁膜表面を含む前記第1のPoly-Si膜の全表面に第2のPoly-Si膜を成膜する工程と,前記第2のPoly-Si膜を全面エッチングし,前記第1のPoly-Si膜の開口部側壁にのみ前記第2のPoly-Si膜を残留させる工程と,前記第1のPoly-Si膜及び前記残留する第2のPoly-Si膜をマスク膜として前記層間絶縁膜の所定位置をエッチングし,前記第1のゲート電極上を開放するコンタクトホールを形成する工程と,前記コンタクトホール内部を含む全面にBARC膜(反射防止膜)を塗布する工程と,前記BARC膜のエッチングレートが前記Poly-Si膜のエッチングレートよりも低い条件で,前記層間絶縁膜上に形成された前記BARC膜,前記第1のPoly-Si膜,前記残留する第2のPoly-Si膜を全面エッチバックする工程と,前記コンタクトホール内に残留する前記BARC膜を除去する工程と,前記各工程により形成された構造上に第2のゲート電極を形成する工程と,を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/28

FI (2件)：

H01L 21/28 L ,  H01L 21/90 A

Fターム (31件)：

4M104BB01 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD43 ,  4M104HH15 ,  5F033HH04 ,  5F033HH28 ,  5F033JJ01 ,  5F033JJ04 ,  5F033KK04 ,  5F033KK28 ,  5F033MM07 ,  5F033PP09 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ31 ,  5F033QQ35 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033VV06 ,  5F033XX07