特許

J-GLOBAL ID：200903032977600868

メモリセルが消去された後にフラッシュメモリアレイにおけるメモリセルのしきい値電圧を収束する方法、およびその方法に従ってメモリセルのしきい値電圧を収束するためのゲート電圧およびドレイン電圧を印加するよう電力源が制御されるフラッシュメモリアレイ

発明者： ナダー・ラジー ,  リー・イー・クリーブランド ,  ジアン・チェン ,  シェーン・ホルマー
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-165526
公開番号（公開出願番号）：特開平8-055487
出願日： 1995年06月30日
公開日（公表日）： 1996年02月27日
要約：

【要約】【目的】 メモリセルが消去された後、フラッシュEEPROMアレイにおいてメモリセルのしきい値電圧を収束する方法を提供する。【構成】 方法は、ドレイン妨害電圧の印加中に段階的により正の値へ増大される負の初期値を有するゲート電圧を印加するステップを含む。負の初期値を有するゲート電圧を印加することによって、収束中の漏洩電流が低減されてアレイのビット線上のすべてのセルが並列して収束されることを可能にする。

請求項（抜粋）：

メモリセルが消去された後でフラッシュメモリアレイにおいてメモリセルのしきい値電圧を収束する方法であって、ゲート電圧を初期値に設定するステップと、メモリセルのゲートにゲート電圧を印加しながらある時間メモリセルのドレインにドレイン電圧を印加するステップと、ゲート電圧を正の方向に増加させ、ゲート電圧が予め定められる値よりも下である場合には前のステップを繰返すステップとの連続するステップを含む、メモリセルが消去された後でフラッシュメモリアレイにおいてメモリセルのしきい値電圧を収束する方法。