特許

J-GLOBAL ID：200903032997067783

固体撮像素子の製造方法

発明者： 上野 貴久
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-172512
公開番号（公開出願番号）：特開平7-078956
出願日： 1993年06月18日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】 周辺回路用トランジスタがLDD構造である増幅型の固体撮像素子を少ない工程で製造する。【構成】 多結晶Si膜24とSiO2 膜25とを順次に全面に堆積させ、多結晶Si膜24でイメージ部12のゲート電極を形成すると同時に、SiO2 膜25等で周辺回路部13のゲート電極の側壁を形成する。そして、周辺回路部13のSiO2 膜25等を用いてトランジスタ23をLDD構造にし、イメージ部12のSiO2 膜25等を用いて不純物層26を形成する。従って、周辺回路部13とイメージ部12とでSiO2 膜25を共用しており、製造工程が少ない。

請求項（抜粋）：

周辺回路用トランジスタのゲート電極を形成する工程と、前記ゲート電極をマスクにして、前記周辺回路用トランジスタの相対的に低濃度の不純物層を形成する工程と、前記ゲート電極を形成した後に、相対的に薄い導電膜と相対的に厚い絶縁膜とを順次に全面に形成する工程と、前記絶縁膜をセンサ用トランジスタのゲート電極のパターンに加工すると同時に、この絶縁膜で前記周辺回路用トランジスタのゲート電極の側壁を形成する工程と、前記周辺回路用トランジスタのゲート電極と前記側壁とをマスクにして、この周辺回路用トランジスタの相対的に高濃度の不純物層を形成する工程と、前記導電膜で前記センサ用トランジスタのゲート電極を形成する工程とを有する固体撮像素子の製造方法。