特許

J-GLOBAL ID：200903032998549650

半導体集積回路装置の製造方法

発明者： 小林 佑吉 ,  戸井田 孝志
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平3-045338
公開番号（公開出願番号）：特開平5-144814
出願日： 1991年02月19日
公開日（公表日）： 1993年06月11日
要約：

【要約】【構成】 アルミニウム膜と高融点金属膜と金属膜とを形成し、金属膜をパターニング後、保護膜を形成し、さらに高融点金属膜とアルミニウム膜とをパターニングし、その後パシベーション膜開口部内の保護膜を除去し、突起電極を形成する。【効果】 パシベーション膜にクラックが発生せず、信頼性の高い半導体集積回路装置が得られる。

請求項（抜粋）：

半導体基板上の全面に配線膜と金属膜とを順次形成し、ホトエッチングにより該金属膜をパターニングする工程と、全面に保護膜を形成し、ホトエッチングにより該保護膜をパターニングする工程と、前記配線膜をホトエッチングによりパターニングする工程と、全面にパシベーション膜を形成し、ホトエッチングにより該パシベーション膜に開口部を形成し、該開口部内の前記保護膜を除去し、突起電極を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

FI (2件)：

H01L 21/92 C ,  H01L 21/92 D

引用特許：

審査官引用 (2件)

• 特開昭60-150222
  
• 特開昭62-120616