特許

J-GLOBAL ID：200903033025956207

ダイナミック・アクセス・メモリー・セルのためのキャパシタンス記憶トレンチの製法及びキャパシタンス記憶トレンチ

発明者： リチャード クラインヘンツ ,  カール パウル ムラー ,  クラウス ロイトナー ,  土明 正勝
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト ,  株式会社東芝 ,  インターナショナル ビジネス マシーンズ コーポレーション
代理人 (1件)： 矢野 敏雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-259428
公開番号（公開出願番号）：特開平10-256496
出願日： 1996年09月30日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 拡大したトレンチ面積を有するキャパシタンス記憶トレンチ。【解決手段】 少なくとも1つの側壁、底壁及び該底壁から延びる複数のロッドを有するトレンチを包含するDRAMセルのためのキャパシタンス記憶トレンチ。少なくとも1つの側壁、底壁及びロッドは容量性誘電体層で被覆されている。半導体材料の層が誘電体層上に沈積している。複数のロッドがトレンチの全表面積を拡大し、記憶トレンチのキャパシタンス記憶の著しい増大を提供する。キャパシタンス記憶トレンチは、基板の選択領域中に埋め込まれた複数の酸素沈殿物を形成する工程及びこの酸素沈殿物を慣用のトレンチエッチング工程の間マイクロマスクとして使用する工程を包含する方法で形成される。【効果】 大きなキャパシタンスを有するDRAMセルの完成。

請求項（抜粋）：

ダイナミック・アクセス・メモリー・セルのためのキャパシタンス記憶トレンチを製造するために、次の工程:表面を有する半導体材料の基板を設ける工程;前記表面から間隔をあけた基板の選択された領域内に複数のマイクロマスクを形成する工程;及び基板中にトレンチを形成するために、前記マイクロマスク上に横たわる前記基板の表面の選択された領域にエッチング剤を適用する工程;からなり、前記トレンチはマイクロマスクを越えて基板中に延び、かつ底壁中に末端を有する少なくとも1つの側壁、及びトレンチの底壁とマイクロマスクとの間に延びる複数のロッドを包含する、ダイナミック・アクセス・メモリー・セルのためのキャパシタンス記憶トレンチの製法。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242