半導体集積回路設計検証装置

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-271865
公開番号（公開出願番号）：特開2000-132416
出願日： 1999年09月27日
公開日（公表日）： 2000年05月12日
要約：

【要約】 (修正有)【課題】被試験デバイスの機能やその試験に用いるためのテストパターンを実際のデバイスやテスタを用いずに高速に検証する半導体集積回路検証装置の提供。【解決手段】被試験デバイスに与えるテストパターンを格納するテストパターンファイルからテストパターンを受け取り、テスタイベント情報として格納する第1の記憶手段と、第1の記憶手段からのテスタイベント情報を入力し、入力順に出力として取り出す第1のFIFO54と、被試験デバイスのコンピュータ支援による設計データに基づいて、そのデバイスの動作を論理シミュレートした結果としてのイベント情報を受け取り、デバイスイベント情報として格納する第2の記憶手段と、第2の記憶手段からのデバイスイベント情報を入力し、入力順に出力として取り出す第2のFIFO157と、第1および第2のFIFOからのイベント情報を比較する比較器55から構成される。

請求項（抜粋）：

被試験デバイスを試験するためにその被試験デバイスに与える入力パターンとその入力パターンに対する被試験デバイスの応答出力を比較するための期待値パターンとにより構成されるテストパターンを格納するテストパターンファイルと、そのテストパターンファイルからテストパターンを所定量受け取り、それをテスタイベント情報として格納する第1の記憶手段と、その第1の記憶手段からのテスタイベント情報を所定量入力し、その入力した順に出力として取り出す第1のファーストイン・ファーストアウトと、被試験デバイスのコンピュータ支援による設計データに基づいて、そのデバイスの動作を論理シミュレートした結果としてのイベント情報を所定量受け取り、デバイスイベント情報として格納する第2の記憶手段と、その第2の記憶手段からのデバイスイベント情報を所定量入力し、その入力した順に出力として取り出す第2のファーストイン・ファーストアウトと、その第1および第2のファーストイン・ファーストアウトからのイベント情報を比較する比較器と、その比較器による比較結果を出力する手段と、により構成される半導体集積回路検証装置。

IPC (4件)：

G06F 11/22 310 , G01R 31/28 , G01R 31/3183 , G06F 17/50

FI (5件)：

G06F 11/22 310 B , G01R 31/28 F , G01R 31/28 Q , G06F 15/60 670 G , G06F 15/60 672 C

前のページに戻る