特許

J-GLOBAL ID：200903033053742760

半導体集積回路装置

発明者： 古川 千秋 ,  関 照夫 ,  伊藤 栄作
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-014249
公開番号（公開出願番号）：特開平5-206825
出願日： 1992年01月29日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】半導体集積回路中に形成されたMOSトランジスタをオン動作させ、そのドレインに印加された外部電源電圧をしきい値電圧分だけ電圧降下させて内部電源電圧とするMOSトランジスタ1段構成の降圧回路に関し、外部電源電圧の変動に対して安定な内部電源電圧を得ることを目的とする。【構成】電圧検出回路2は、外部電源電圧VCCの電位を検出する。電圧印加回路3は、電圧検出回路2の検出した外部電源電圧VCCの電位に基づき、外部電源電圧VCCの変動に応じてMOSトランジスタ1のバックゲート電圧を制御する。MOSトランジスタ1はエンハンスメント形NチャネルMOSトランジスタであり、そのMOSトランジスタ1をN形半導体基板に形成したP形ウェル領域に形成し、電圧印加回路3は外部電源電圧VCCの電位の上昇に応じてMOSトランジスタ1のP形ウェル領域に逆バイアスを印加する。

請求項（抜粋）：

半導体集積回路中に形成されたMOSトランジスタ(1)をオン動作させ、そのゲートおよびドレインまたはソースに印加された外部電源電圧(VCC)をしきい値電圧分だけ電圧降下させてソースまたはドレインから取り出して内部電源電圧(VDD)とするMOSトランジスタ1段構成の降圧回路である半導体集積回路装置において、外部電源電圧(VCC)の電位を検出する電圧検出回路(2)と、電圧検出回路(2)の検出した外部電源電圧(VCC)の電位に基づき、外部電源電圧(VCC)の変動に応じて前記MOSトランジスタ(1)のバックゲート電圧を制御する電圧印加回路(3)とを備えたことを特徴とする半導体集積回路装置。

IPC (2件)：

H03K 19/00 ,  H01L 27/06