特許

J-GLOBAL ID：200903033082126229

メモリキャッシュ方式

発明者： 西門 ▲たかし▼
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 笹岡 茂 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-163147
公開番号（公開出願番号）：特開平6-348594
出願日： 1993年06月07日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】 ユーザプログラムのメモリキャッシュヒット率を上げて、ユーザプログラムの高速実行を可能にする。【構成】 システム用とユーザ用のキャッシュメモリ4a、4bを設け、キャッシュメモリ4bにキャッシングする番地の範囲情報をキャッシュ領域レジスタ50に設定し、領域比較器51が範囲情報とアクセス要求番地を比較しアクセス要求番地が上記範囲内にあるかを示す領域判定信号101を出力し、比較器53a、53bはアクセス要求番地により選択された各キャッシュメモリのエントリのデータタグとアクセス要求番地を比較し各キャッシュエントリ有効信号102a、102bを出力し、キャッシュ判定手段54は領域判定信号と各キャッシュエントリ有効信号に基づきキャッシュ判定信号を出力し、キャッシュ判定信号に基づき各キャッシュメモリに対するデータの読み出し、書き込み及び他のメモリからのデータのロードを行なう。

請求項（抜粋）：

処理装置と、主メモリと、該メモリのデータをキャッシングするキャッシュメモリを備える情報処理システムにおけるメモリキャッシュ方式において、キャッシュメモリとしてシステム用のシステムキャッシュメモリとユーザプログラム用のユーザキャッシュメモリを設け、キャッシュ領域記憶手段と、該キャッシュ領域記憶手段に格納されたキャッシュ領域とアクセス要求番地を比較し該アクセス要求番地が前記キャッシュ領域に含まれるか否かを示す領域判定信号を出力する領域比較手段と、アクセス要求番地に基づき選択されたシステムキャッシュメモリのエントリのデータタグとアクセス要求番地を比較しシステムキャッシュエントリ有効信号を出力するシステムキャッシュタグ比較手段と、アクセス要求番地に基づき選択されたユーザキャッシュメモリのエントリのデータタグとアクセス要求番地を比較しユーザキャッシュエントリ有効信号を出力するユーザキャッシュタグ比較手段と、前記領域判定信号と前記各キャッシュエントリ有効信号に基づきキャッシュ判定信号を出力するキャッシュ判定手段を備え、前記キャッシュ判定信号に基づき前記各キャッシュメモリに対するデータの読み出し、書き込みおよび他のメモリからのデータのロードを行なうようにしたことを特徴とするメモリキャッシュ方式。