特許

J-GLOBAL ID：200903033084624161

半導体素子およびその製造方法

発明者： 黒川 博孝
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平2-411889
公開番号（公開出願番号）：特開平6-097287
出願日： 1990年12月20日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 中間の金属配線の間隔を狭くし、パターンの微細化と縮小化を期する半導体素子およびその製造方法を提供することを目的とする。【構成】 この発明の半導体素子およびその製造方法は、下地パターン上に下層金属配線を形成した後、第1絶縁膜を介して、中間の金属配線を形成し、その上に第2絶縁膜の形成後、中間の金属配線内にコンタクトホールを形成し、その側壁に絶縁材のサイドウォールを形成した後、上層の金属配線を形成して、上層と下層の金属配線をコンタクトするようにしたものである。

請求項（抜粋）：

下地パターン上に形成された下層の金属配線と、この下層の金属配線上に、第1絶縁膜を介して形成された中間の金属配線と、この中間の金属配線を埋め込むように、上記第1絶縁膜上に形成された第2絶縁膜と、上記中間の金属配線内に、上記第1および第2絶縁膜と、この中間の金属配線を貫通したコンタクトホールと、このコンタクトホールの側壁に形成された絶縁材によるサイドウォールと、このサイドウォールを介し、上記下層の金属配線とコンタクトする上層の金属配線と、よりなる半導体素子。