特許

J-GLOBAL ID：200903033085340400

半導体装置及びその製造方法

発明者： 甫仮 透
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-117161
公開番号（公開出願番号）：特開2004-327540
出願日： 2003年04月22日
公開日（公表日）： 2004年11月18日
要約：

【課題】不純物拡散領域及びゲート電極のレイアウトを変更することなくトランジスタの並列接続数を変更することが可能なベーシックセルを用いた半導体装置を提供する。【解決手段】この半導体装置は、半導体基板上にゲート絶縁膜を介して平行に形成された複数のゲート電極5、6と、複数のゲート電極の両側の半導体基板内に、複数のゲート電極の長手方向に所定の間隔を空けて隣接して形成された複数のソース・ドレイン領域1〜4と、第1群のベーシックセルの各々において、層間絶縁膜に設けられた開口を通して複数のソース・ドレイン領域の一部に接続された配線7等と、第2群のベーシックセルの各々において、層間絶縁膜に設けられた開口を通して複数のソース・ドレイン領域に接続された配線7等と、層間絶縁膜に設けられた開口を通して複数のゲート電極に接続された配線17、19とを具備する。【選択図】 図3

請求項（抜粋）：

ベーシックセルタイプの半導体装置であって、 各ベーシックセルにおいて、半導体基板上にゲート絶縁膜を介して平行に形成された複数のゲート電極と、 各ベーシックセルにおいて、前記複数のゲート電極の両側の前記半導体基板内に、前記複数のゲート電極の長手方向に所定の間隔を空けて隣接して形成された複数のソース・ドレイン領域と、 第1群のベーシックセルの各々において、層間絶縁膜に設けられた開口を通して前記複数のソース・ドレイン領域の一部に接続された配線と、 第2群のベーシックセルの各々において、層間絶縁膜に設けられた開口を通して前記複数のソース・ドレイン領域に接続された配線と、 各ベーシックセルにおいて、層間絶縁膜に設けられた開口を通して前記複数のゲート電極に接続された配線と、 を具備する半導体装置。

IPC (7件)：

H01L27/118 ,  H01L21/822 ,  H01L21/8238 ,  H01L27/04 ,  H01L27/092 ,  H03K19/00 ,  H03K19/173

FI (5件)：

H01L21/82 M ,  H03K19/00 C ,  H03K19/173 ,  H01L27/04 A ,  H01L27/08 321E

Fターム (42件)：

5F038BH04 ,  5F038BH13 ,  5F038CA02 ,  5F038CA04 ,  5F038CD02 ,  5F038DF01 ,  5F038DF08 ,  5F038DF16 ,  5F038EZ08 ,  5F038EZ20 ,  5F048AA09 ,  5F048AB02 ,  5F048AB03 ,  5F048AB04 ,  5F048AC03 ,  5F048BC03 ,  5F048BF15 ,  5F048BF16 ,  5F064AA03 ,  5F064BB05 ,  5F064BB21 ,  5F064CC12 ,  5F064DD05 ,  5F064DD09 ,  5F064DD19 ,  5F064EE27 ,  5F064EE52 ,  5F064FF04 ,  5F064FF24 ,  5F064FF48 ,  5J042BA19 ,  5J042CA08 ,  5J042CA24 ,  5J042DA04 ,  5J042DA06 ,  5J056AA03 ,  5J056BB59 ,  5J056CC00 ,  5J056DD13 ,  5J056DD28 ,  5J056HH01 ,  5J056KK02