特許

J-GLOBAL ID：200903033101912729

デジタル信号処理装置

発明者： 鈴木 典雄
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 川▲崎▼ 研二
公報種別：公開公報
出願番号（国際出願番号）：特願平7-343686
公開番号（公開出願番号）：特開平9-185373
出願日： 1995年12月28日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 他の装置との間でメモリを共有し、このメモリを使用することにより、残響付与等、長時間に及ぶ遅延処理を含んだ演算処理を実行することができるデジタル信号処理装置を提供する。【解決手段】 各サンプリング周期において、サンプルデータおよびリングバッファカウンタ11のカウント値WAが、バス制御回路14を介し、書き込みアドレスおよび書き込みデータとしてRAM202に与えられる。また、データバッファDB0等に格納された各キャッシュブロックを用いてFIRフィルタ演算が行われる。キャッシュブロックにおける未使用のサンプルデータの量が少なくなると、キャッシュカウンタ部CC0等により、その後のFIRフィルタ演算に使用される後続のキャッシュブロックがデータバッファDB0等に補充される。

請求項（抜粋）：

一定のサンプリング周期毎にデジタル信号を外部から順次受け取り、過去受け取ったデジタル信号を用いて所定の演算処理を実行するデジタル信号処理装置において、a.前記演算処理に使用するデジタル信号を一時的に記憶するデータバッファ手段を有し、b.外部の記憶手段を他の装置と共有し、該記憶手段の使用権を獲得することにより、外部から受け取ったデジタル信号を外部の記憶手段に順次格納する一方、前記記憶手段に前記デジタル信号が一定量格納される毎に、前記演算処理に使用すべき一定量のデジタル信号からなるキャッシュブロックを前記記憶手段から前記データバッファ手段に転送し、c.前記サンプリング周期毎に、現時点から所定時間だけ遡った時点に対応したデジタル信号を前記データバッファ手段から読み出して前記演算処理に引き渡す処理を実行するキャッシュ記憶制御手段を具備することを特徴とするデジタル信号処理装置。

IPC (2件)：

G10H 1/02 ,  G10H 7/02

FI (2件)：

G10H 1/02 ,  G10H 7/00 521 M

引用特許：

審査官引用 (1件)

• 音源装置
  公報種別：公開公報   出願番号：特願平6-062561   出願人：ヤマハ株式会社