特許
J-GLOBAL ID：200903033112954725
容量型センサインターフェース回路
発明者：
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-039320
公開番号（公開出願番号）：特開平10-239196
出願日： 1997年02月24日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 構成が簡単で低コストのインターフェース回路を得る。【解決手段】 値の変動する2つの容量C1,C2を有する容量型センサに接続されるインターフェース回路において、出力端子と反転入力端子間にフィードバック兼サンプリング容量C3を接続されたOPアンプA1と、アンプA1の非反転入力端子と基準電圧源との間に接続されたホールド用容量C4を備え、容量C1,C2,C3の各一端をアンプA1の反転入力端子に接続し、φ1で容量C1,C2の他端を電源に接続すると共に容量C3を短絡し、φ2で容量C1,C2の他端とアンプA1の出力端子とを各々アンプA1の非反転入力端子に接続する。φ1,φ2より長い第2のスイッチングサイクルで複数のセンサを順にインターフェース回路に接続するマルチプレクサと、センサと同数設けられ、第2のスイッチングサイクルでセンサの接続に対応しインターフェース回路に順に接続される複数のサンプルホールド回路とを設ける。
請求項（抜粋）：
少なくともいずれか一方の値の変動する2つの容量C1,C2を有する容量型センサに接続されるスイッチトキャパシタ型インターフェース回路において、出力端子と反転入力端子間にフィードバック兼サンプリング容量C3を接続されたOPアンプA1と、該OPアンプA1の非反転入力端子と基準電圧源との間に接続されたホールド用容量C4とを備え、前記容量C1,C2,C3のそれぞれの一端は前記OPアンプA1の反転入力端子に接続され、スイッチングサイクルのタイミングφ1において、前記容量C1,C2のそれぞれの他端は電源に接続されると共に前記容量C3は短絡され、タイミングφ2において、前記容量C1,C2の前記他端および前記OPアンプA1の出力端子はそれぞれ前記OPアンプA1の非反転入力端子に接続され、前記φ1,φ2のスイッチングサイクルより長い周期の第2のスイッチングサイクルにより、複数の前記容量型センサを順次に前記容量型センサインターフェース回路に接続するマルチプレクサと、前記複数の容量型センサと同数設けられ、前記第2のスイッチングサイクルにより、前記複数の容量型センサの接続に対応して前記容量型センサインターフェース回路に順次に接続される複数のサンプルホールド回路とをさらに備えたことを特徴とする容量型センサインターフェース回路。
IPC (4件)：
G01L 9/12
, G01L 1/14
, G01P 15/125
, G01R 27/26
G01L 9/12
, G01L 1/14 A
, G01P 15/125
, G01R 27/26 C
