特許
J-GLOBAL ID:200903033133435949

半導体パッケージ

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 成示 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-300474
公開番号(公開出願番号):特開平10-178123
出願日: 1989年07月26日
公開日(公表日): 1998年06月30日
要約:
【要約】【課題】 半導体チップ及び回路部を充分封止した状態で外部回路板に表面実装できる半導体装置が形成できるとともに、接続信頼性の向上した端子が容易に形成できる半導体パッケージを提供すること。【解決手段】 半導体チップ1と接続される回路部5を有する回路基板21に透孔7と開口とを有する絶縁層8を積層して半導体チップ1を収容する窪みを形成し、前記透孔7を貫通して回路部5に導通するスルーホール導電路4を形成する。
請求項(抜粋):
半導体チップと接続される回路部を有する回路基板に透孔と開口とを有する絶縁層を積層して前記半導体チップを収容する窪みを形成し、前記透孔を貫通して前記回路部に導通するスルーホール導電路を形成してなることを特徴とする半導体パッケージ。
IPC (3件):
H01L 23/12 ,  H05K 3/12 610 ,  H05K 3/42 610
FI (3件):
H01L 23/12 F ,  H05K 3/12 610 Z ,  H05K 3/42 610 Z
引用特許:
審査官引用 (3件)
  • 特開昭63-034962
  • 特開昭58-098950
  • 特開昭62-263685

前のページに戻る