特許

J-GLOBAL ID：200903033145654433

スレッド管理方法及び情報処理装置

発明者： 青木 孝 ,  衛藤 健
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平岡 憲一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-064415
公開番号（公開出願番号）：特開2002-268897
出願日： 2001年03月08日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】プログラムのスレッド管理におけるメモリ参照におけるオーバーヘッドを排除し、効率のよい管理を可能とすること。【解決手段】仮想マシン上にマルチスレッド処理を実現する場合のスレッド管理方法及び情報処理装置であって、情報の処理を行う処理手段1aと、情報を格納するメモリ2と、高速にアクセスできるキャッシュ領域3aとを備え、前記処理手段1aは、現在実行中のスレッドを管理するスレッド管理情報を前記メモリ上から前記キャッシュ領域に入れる。

請求項（抜粋）：

仮想マシン上にマルチスレッド処理を実現する場合のスレッド管理方法であって、現在実行中のスレッドを管理するスレッド管理情報をメモリ上からキャッシュ領域に入れることを特徴としたスレッド管理方法。

IPC (3件)：

G06F 9/46 340 ,  G06F 12/08 505 ,  G06F 12/08 559

FI (3件)：

G06F 9/46 340 B ,  G06F 12/08 505 Z ,  G06F 12/08 559 Z

Fターム (9件)：

5B005JJ12 ,  5B005LL11 ,  5B005MM01 ,  5B005MM36 ,  5B098DD08 ,  5B098GA05 ,  5B098GD05 ,  5B098GD14 ,  5B098HH07