特許
J-GLOBAL ID：200903033173786981
半導体素子および半導体素子の製造方法
発明者：
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-285262
公開番号（公開出願番号）：特開平10-135512
出願日： 1996年10月28日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 特性が安定し、生産性が向上する半導体素子および半導体素子の製造方法を提供する。【解決手段】 基板1上に少なくとも、下部クラッド層2、コア層3、4、5および上部クラッド層8を順次積層したリッジ導波路型の半導体素子の製造方法において、基板1上に先ず、MBE法によりAlGaInAs系からなる下部クラッド層2、コア層3、4、5を含み、最上層7がGaInAsである第1の半導体積層構造を成長し、次いで、MOCVD法によりGaInAsP系からなる上部クラッド層8を含む第2の半導体積層構造を成長し、次いで、第2の積層構造体をリッジストライプ状に加工する工程を有する。
請求項（抜粋）：
基板上に構成元素としてPを含まない第1の半導体積層構造を有し、第1の半導体積層構造上に構成元素としてPを含む第2の半導体積層構造を有する半導体素子において、第1の半導体積層構造の最上層半導体層がGaInAsであることを特徴とする半導体素子。
IPC (4件)：
H01L 33/00
, H01L 21/203
, H01L 21/205
, H01S 3/18
H01L 33/00 A
, H01L 33/00 B
, H01L 21/203 M
, H01L 21/205
, H01S 3/18
