特許
J-GLOBAL ID:200903033178180267
インストラクションセット及びコンパイラ
発明者:
出願人/特許権者:
代理人 (1件):
上柳 雅誉 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-334616
公開番号(公開出願番号):特開2003-140886
出願日: 2001年10月31日
公開日(公表日): 2003年05月16日
要約:
【要約】【課題】 ハードウェアコストの増加を伴うパイプライン段数を増やすことなく、システムの動作速度を向上することができるインストラクションセット及びコンパイラを提供する。【解決手段】 インストラクションの一部に、自身の命令コードやオペランド以外に依存するインストラクションまでのオフセットを格納出来るようにし、中央演算処理装置側でこの情報を基に、中央演算処理装置内部のリソースの状況に応じて、再度命令の組み替えを行えるようにする。
請求項(抜粋):
インストラクションの一部に、自身の命令コードやオペランド以外に、依存するインストラクションまでのオフセットを格納出来るようにし、中央演算処理装置側でこの情報を基に、中央演算処理装置内部のリソースの状況に応じて、再度命令の組み替えを行う、ことを特徴とするインストラクションセット。
IPC (4件):
G06F 9/38 310
, G06F 9/38
, G06F 9/30 310
, G06F 9/45
FI (4件):
G06F 9/38 310 F
, G06F 9/38 310 E
, G06F 9/30 310 A
, G06F 9/44 322 F
Fターム (11件):
5B013AA11
, 5B013AA12
, 5B013AA16
, 5B033AA01
, 5B033AA10
, 5B033AA13
, 5B033BE00
, 5B033BE06
, 5B033DC08
, 5B081CC00
, 5B081CC21
前のページに戻る