発振制御回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-251570
公開番号（公開出願番号）：特開平9-093040
出願日： 1995年09月28日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】水晶発振によるクロック生成手段の発振起動時における発振安定時間を短縮し、CPUによる精度の高いプログラム処理の立ち上がりを促進する。【解決手段】外部の水晶発振子48に接続されて、CPUに対するクロック信号S1 を生成する水晶発振回路2と、一時的にクロック信号発生用として機能し、クロック信号S2 を生成する自励発振回路3と、水晶発振回路2および自励発振回路3の発振動作の許可/停止を制御する発振制御信号S3 を出力するリセット回路4と、水晶発振回路2において生成されたクロック信号S1 をカウントして出力するタイマ(1)5と、自励発振回路3において生成されたクロック信号S2 をカウントして出力するタイマ(2)6と、AND回路7および9と、フリップフロップ8および11と、判断回路10と、クロック切替回路12と、トランスファゲート13と、インバータ14とを備えて構成される。

請求項（抜粋）：

所定のCPUの第1のクロック信号源として水晶発振回路を備え、当該水晶発振回路の発振起動開始時における発振動作補助手段として、前記CPUに対する第2のクロック信号源として機能する自励発振手段を具備する発振制御回路において、前記発振起動開始時において、前記自励発振手段において生成されて出力される第2のクロック信号の計数動作を開始し、当該計数値が予め設定されている時間値に対応して規定される計数値に到達する度ごとに、所定の計測終了信号を出力する第2のクロック計数手段と、前記発振起動開始時に、第2のクロック計数手段より出力される前記計測終了信号の入力を受けて、前記水晶発振回路において生成されて出力される第1のクロック信号の計数動作を開始する第1のクロック計数手段と、前記発振起動開始時に、所定の開閉切替信号により制御されて、前記第2のクロック信号を、前記水晶発振回路に接続される水晶発振子に供給して、当該水晶発振子の発振を加速することができるように、前記第2のクロック信号の供給回路を接続形成するとともに、前記第2のクロック計数手段より出力される前記計測終了信号を介して、前記供給回路の接続を遮断するように機能する回路開閉手段と、前記第2のクロック計数手段からの2回目の前記計測終了信号の出力に対応して、前記第1クロック計数手段の計数値を取込み、予め設定されている所定の設定値との比較照合を行い、当該第1のクロック計数手段の計数値が、所定の設定値の範囲内にある場合には、前記水晶発振回路の発振動作が安定した状態にあるものと判断し、所定の判断情報を出力する計数値判断手段と、前記第1のクロック信号および第2のクロック信号を入力し、前記計数値判断手段より出力される判断情報を介して形成される所定の切替制御信号により制御されて、当該第1および第2のクロック信号の内の一方のクロック信号を選択して、前記CPUに対する動作クロック信号として出力するクロック切替手段と、を少なくとも備えて構成されることを特徴とする発振制御回路。

IPC (3件)：

H03B 5/32 , H03K 3/354 , H03K 17/00

FI (3件)：

H03B 5/32 D , H03K 3/354 B , H03K 17/00 N

前のページに戻る