半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-327572
公開番号（公開出願番号）：特開平8-186177
出願日： 1994年12月28日
公開日（公表日）： 1996年07月16日
要約：

【要約】【目的】スタンダードセル方式の半導体集積回路の論理修正を回路変更で行う際の配線長が長くならないように冗長ゲートセルの配置を予め設定し、信号遅延を抑える。【構成】従来、機能ブロック内に分散して配置されていた冗長ゲートセル12を機能ブロック101,102,103のそれぞれの中央部の冗長ゲート集中配置領域12aに一括して配置することにより、回路修正の際の配線長を短くし、信号遅延を限度内に抑える。

請求項（抜粋）：

半導体チップ上に形成した基本ゲートセル及び前記ゲートセルと同じ機能を有する冗長ゲートセルとを混在させて配列したセル列と、前記セル列相互間に設けた配線チャネルとを含んで構成される機能ブロックを有するスタンダードセル方式の半導体集積回路において、前記冗長ゲートセルが前記機能ブロックの中央部に一括して配置されることを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/82 , H01L 27/04 , H01L 21/822

FI (3件)：

H01L 21/82 B , H01L 21/82 R , H01L 27/04 A

引用特許：

審査官引用 (3件)

特開昭63-188955
特開平4-352346
特開平3-163851

前のページに戻る