特許
J-GLOBAL ID:200903033203698187

半導体素子実装パッケージ

発明者:
出願人/特許権者:
代理人 (1件): 和泉 良彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-263127
公開番号(公開出願番号):特開2003-078057
出願日: 2001年08月31日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】 ケーシングにコプレーナ線路のグランド導体を均一性、再現性よくかつ安定的に接続する。【解決手段】 ケーシング1内に配線基板2を設け、配線基板2に設けられたキャビティ内に高周波半導体素子を搭載し、配線基板2にコプレーナ線路の中心導体4、表面グランド導体5、裏面グランド導体6を形成し、ケーシング1の側壁に空隙10、誘電体11、誘電体取付外部導体、中心導体14からなる高周波同軸線路を設け、中心導体4と中心導体14とを接合材18により接続し、ケーシング1に張出し部21を設け、張出し部21に円弧状溝22を設け、張出し部21と表面グランド導体5とを接合材23により接続する。
請求項(抜粋):
ケーシング内に半導体素子を搭載し、上記ケーシングの側壁に同軸線路を設け、上記ケーシング内に配線基板を設け、上記配線基板にコプレーナ線路を形成し、上記コプレーナ線路の中心導体と上記同軸線路の中心導体とを接続した半導体素子実装パッケージにおいて、上記ケーシングに張出し部を設け、上記張出し部と上記コプレーナ線路のグランド導体とを接続したことを特徴とする半導体素子実装パッケージ。
IPC (3件):
H01L 23/04 ,  H01L 23/02 ,  H01P 5/08
FI (3件):
H01L 23/04 E ,  H01L 23/02 H ,  H01P 5/08 C
引用特許:
審査官引用 (3件)

前のページに戻る