半導体デバイスの試験方法及びロードボード

発明者： ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-095825
公開番号（公開出願番号）：特開2002-296321
出願日： 2001年03月29日
公開日（公表日）： 2002年10月09日
要約：

【要約】【課題】 LSIテスタのピン間スキュー精度によらずセットアップ時間、ホールド時間の測定を可能とした半導体デバイスの試験方法及びこの試験方法に好適なロードボードを提供する。【解決手段】 DUT10は、クロック端子Clk1 ,Tst及びThdの測定対象となるDin1 ,Dout1,TMin,及びDcontとを有し、更に、Clk1 と内部回路部12の間に、スルーモード試験モードとを、TMinに入力する第1制御信号により切り換える機能,及びその遅延量をDcontに入力する第2制御信号に基づき制御する機能を備えたDLL回路部15を含んでいる。又、Din1 ,Clk1 及びDout1は、ロードボード1上の第1接続点31,第2接続点32及び出力接続点41へそれぞれ接続し、第1接続点31及び第2接続点32を中継接続点30と等長配線にて接続する。

請求項（抜粋）：

少なくともクロック信号を入力するクロック端子とデータ信号を入力するデータ端子とデータ信号を出力するデータ出力端子とを有し、更に、前記クロック端子と内部回路の間に、入力された信号をそのまま前記内部回路へ出力するスルーモードと入力された信号を所定量だけ遅延させて前記内部回路へ出力する試験モードとを第1制御信号により切り換える機能,及びその遅延量を第2制御信号に基づき制御する機能を備えた遅延制御手段を有する半導体デバイスのセットアップ時間を測定する試験方法であって、所定の試験装置の信号発生手段により生成された測定信号を送出する中継接続点を、被測定半導体デバイス(以下、DUTとする)の測定対象である第1のデータ端子及び前記クロック端子がそれぞれ接続する第1接続点及び第2接続点とそれぞれ等長配線で接続した第1の測定用ボードを準備する第1ステップと、この第1の測定用ボードに前記DUTを搭載し、前記第1制御信号により前記DUTの前記遅延制御手段を試験モードにする第2ステップと、セットアップ時間を検出する第3ステップとを含み、この第3ステップが、前記測定信号のパルス幅をTw、前記遅延制御手段の初期遅延量をT0としたとき、Tfs=0,Tps=Tw,T(1)=T0とする第31ステップと、前記測定用ボードの前記第1の接続点から前記測定信号を送出し、前記クロック端子と前記第1のデータ端子へ入力する第32ステップと、前記クロック端子へ入力した前記測定信号の位相を前記第2制御信号に基づき所定の遅延量T(i)(但し,iは1≦iを満たす整数とする)だけ前記遅延制御手段により遅らせて前記内部回路へ出力する第33ステップと、前記第1のデータ端子に対応する前記データ出力端子から出力した信号が、前記測定信号に対応する期待値と一致しているか否かを判定する第34ステップと、この第34ステップの判定結果が期待値と一致しているときは、Tps=T(i)とし、前記第34ステップの判定結果が期待値と不一致のときは、Tfs=T(i)とする第35ステップと、t(i)=Tps-Tfsを算出する第36ステップと、前記t(i)を所定の値tsと比較し、t(i)>tsのとき、i=i+1として遅延量T(i)をTps>T(i)>Tfsを満足するように設定し、前記第32ステップへ戻る第37ステップを含み、前記第32ステップから第37ステップをi=1から開始して、t(i)≦tsとなるまで繰り返し、t(i)≦tsとなったときの前記Tpsを前記第1のデータ端子のセットアップ時間とするものであることを特徴とする半導体デバイスの試験方法。

Fターム (9件)：

2G132AA01 , 2G132AD07 , 2G132AE14 , 2G132AE22 , 2G132AE29 , 2G132AF18 , 2G132AG08 , 2G132AK15 , 2G132AL11

前のページに戻る