特許
J-GLOBAL ID：200903033210610171
レベルシフト回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000454
公開番号（公開出願番号）：特開平5-284005
出願日： 1992年01月07日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】レベルシフト回路に於て、入力信号が“0”から“1”又は“1”から“0”への遷移状態の時に、電流遮断回路により貫通電流を低減出来ることと、微分回路により応答の高速化を図る。【構成】トランジスタP1のゲートとトランジスタP2のドレインとの節点Cと、トランジスタP2のゲートとトランジスタP1のドレインとの節点Dとを有し、前記節点Cと低位電源線3との間に電流遮断回路6とトランジスタN1とを直列接続し、且つ高位電源線2と節点Cとの間に微分回路3を接続すると共に、トランジスタN1と電流遮断回路6及び微分回路3の入力を回路入力端子11に接続する。前記節点Dと低位電源線3との間に電流遮断回路7とトランジスタN2とを直列接続し、高位電源線2と節点Dとの間に微分回路4を接続すると共に、トランジスタN2と電流遮断回路7及び微分回路4を第1のインバータ10の出力端に接続し、且つ節点Dを信号の出力とする様に構成する。
請求項（抜粋）：
第1の高位電源線と、第2の高位電源線及び低位電源線とを有する半導体集積回路において、ソースに前記第2の高位電源線を接続する第1及び第2のPチャネル型絶縁ゲート電界効果トランジスタ(以後単にP型MOSトランジスタと称する)と、前記第1のP型MOSトランジスタのドレインを前記第2のP型MOSトランジスタのゲートに接続する第1の節点と、前記第2のP型MOSトランジスタのドレインを前記第1のP型MOSトランジスタのゲートに接続する第2の節点とを有し、ソースを前記低位電源線に接続する第1のNチャネル型絶縁ゲート電界効果トランジスタ(以下単にN型MOSトランジスタと称す)のドレインと前記第1の節点との間に、前記第1の高位電源線を接続する第1の電流遮断回路を接続し、且つ前記第2の高位電源線と前記第1の節点との間に、第1の微分回路を接続すると共に、前記第1のN型MOSトランジスタのゲートと前記第1の電流遮断回路及び前記第1の微分回路の入力端を回路入力端子に接続する手段と、ソースを前記低位電源線に接続する第2のN型MOSトランジスタのドレインと前記第2の節点との間に、前記第1の高位電源線を接続する第2の電流遮断回路を接続し、且つ前記第2の高位電源線と前記第2の節点との間に、第2の微分回路を接続すると共に、前記第2のN型MOSトランジスタのゲートと前記第2の電流遮断回路及び前記第2の微分回路の入力端は、前記第1の高位電源線から電源電圧を供給する第1のインバータを介して前記回路入力端子から信号を入力し、さらに前記第2の節点を出力端子と接続する手段とを備えることを特徴とするレベルシフト回路。
IPC (3件)：
H03K 19/0185
, H03K 17/16
, G06G 7/18
