特許

J-GLOBAL ID：200903033212149374

デイジタル・アナログ変換器

発明者： 延川 秀夫 ,  岡 浩二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-245965
公開番号（公開出願番号）：特開平5-090968
出願日： 1991年09月25日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】マトリクス構造に配列された定電流源基本回路を、微分直線性誤差を打ち消すような順番に導通させることにより、直線性誤差の小さくする。【構成】X軸方向とY軸方向とにマトリクス構造に配列され複数の定電流源基本回路30のうちX軸方向に配列された定電流源基本回路列を選択するXデコーダ回路2と、上記各定電流源基本回路30のうちY軸方向に配列された定電流源基本回路列を選択するYデコーダ回路1とを備えている。そして、上記Yデコーダ回路1は配列順に添字を付した8個の定電流源基本回路列Y0 ,Y1 ,...,Yi ,...,Yn-1 を該定電流源基本回路列Y0 , Yn-1 ,Y(1/4)n ,Y(3/4)n-1 ,......,Yi ,Yi+1+(3/4)n , Yi+(1/4)n , Yi+1+(1/2)n,Yi+1 , Yi+(3/4)n ,Yi+1+(1/4)n ,Yi+(1/2)n ,......, Y(1/4)n-1 ,Y(3/4)n , Y(1/2)n-1 ,Y(1/2)nの順に導通させる信号を出力するように構成されている。

請求項（抜粋）：

X軸方向とY軸方向とにマトリクス構造に配列され複数の定電流源基本回路と、該各定電流源基本回路のうちX軸方向に配列された定電流源基本回路列を選択するXデコーダ回路と、上記各定電流源基本回路のうちY軸方向に配列された定電流源基本回路列を選択するYデコーダ回路とを備えたディジタル・アナログ変換器において、上記Xデコーダ回路とYデコーダ回路との少なくとも一方は、配列順に添字を付したn個の定電流源基本回路列A0 ,A1 ,......,Ai ,......,An-1 (n:8の倍数であって、n≧8)を該定電流源基本回路列A0 ,An-1 ,A(1/4)n,A(3/4)n-1 , ......,Ai ,Ai+1+(3/4)n , Ai+(1/4)n , Ai+1+(1/2)n ,Ai+1 , Ai+(3/4)n , Ai+1+(1/4)n , Ai+(1/2)n , ......,A(1/4)n-1 ,A(3/4)n , A(1/2)n-1 , A(1/2)nの順に、または、上記定電流源基本回路列A(1/2)n , A(1/2)n-1 , A(3/4)n ,A(1/4)n-1 ,......,Ai+(1/2)n , Ai+1+(1/4)n , Ai+(3/4)n , Ai+1 ,Ai+1+(1/2)n , Ai+(1/4)n , Ai+1+(3/4)n , Ai ,......,A(3/4)n-1 ,A(1/4)n , An-1 ,A0 の順に導通させる信号を出力するように構成されていることを特徴とするディジタル・アナログ変換器。

IPC (2件)：

H03M 1/76 ,  H03M 1/10

引用特許：

審査官引用 (3件)

• 特開平2-113630
  
• 特開昭62-292023
  
• 特開昭61-240716